功率元件明日之星－碳化硅组件技术之近况与展望｜崔秉钺教授 台湾阳明交通大学电子研究所

近年来有关第三代半导体的市场题材相当多，其中最令人瞩目者，当属碳化硅 (SiC) 功率组件在电动车的应用商机了。碳化硅组件在电动车的系统应用主要是逆变器 (Inverter)、车载充电器 (On Board Charger, OBC)、及直流变压器 (DC-to-DC Converter) 等。相较传统的硅基模块效能，其可减少约 50% 电能转换损耗、降低 20% 的电源转换系统成本，并能提升电动车 4% 左右续航能力。

目前电动车技术在世界各国净零碳排政策强力带动下，已成为未来 10 年全球汽车产业的发展重点，许多大厂争相投入此领域布局。例如鸿海集团在 2021 年斥资 37 亿元进驻竹科，藉由并购旺宏6吋厂成立全资子公司「鸿扬半导体」，以作为其碳化硅研发中心，打造完整的电动车供应链。另外，继 2018 年特斯拉 (Tesla) 率先把碳化硅组件整合到 Model 3 量产车款内，包括通用汽车 (GM) 和福斯 (Volkswagen) 等，也都已宣布将在 2022 年新车款引入碳化硅相关技术。而意法半导体 (STMicroelectronics) 与雷诺日产三菱联盟 (Renault-Nissan-Mitsubishi Alliance) 及比亚迪 (BYD Auto) 也已达成战略合作协议，长期为其车载充电器提供碳化硅组件。雷诺日产三菱联盟预定于 2030 年前推出多达 30 款电动车，投资金额将超过 200 亿欧元，藉以抢进在电动车领域的市占率。由近期市场动态可以清楚预见，碳化硅功率组件将快速成为车用半导体产业的明日之星。

闳康科技于本期特别邀请了在第三类半导体研究领域顶尖学者 崔秉钺教授，为「科技新航道 | 合作专栏」撰文介绍碳化硅功率组件的发展概况与技术趋势，与读者分享此一重要科技领域的学术研究进展。

闳康科技研发中心处长 陈弘仁 2022/03/15

碳化硅组件技术之近况与展望

崔秉钺 教授

台湾阳明交通大学电子研究所

-

功率半导体组件广泛应用于电力系统、电源供应器、汽车电子、马达控制、无线射频系统、通讯设备或薄膜晶体管液晶显示器等方面。由于 Si 价格低廉且技术成熟，目前绝大多数的功率半导体组件均为 Si 组件。然而，因为 Si 的能隙只有 1.12 eV，在高功率应用时，有一些基本限制，包括低击穿电压、高特征导通电阻 (Ron,sp)、高逆偏漏电流、低工作温度等，也因为耐压以及导通电阻的限制，在高功率应用时，必须使用双载子组件例如 PiN 二极管 (PND) 或是绝缘栅极双极性晶体管 (IGBT) 取代单载子组件如肖特基势垒二极管 (SBD) 和金属-氧化物半导体场效应晶体管 (MOSFET)，这也使得功率与速度无法兼顾。基于以上因素，碳化硅 (SiC)、氮化镓 (GaN)等宽能隙半导体材料在近十年备受瞩目。

SiC 有 250 种结晶型态，其中的 4H-SiC 已经确定是最适合制作高功率半导体组件的结晶相。4H-SiC的能隙是3.25 eV，即使在 300 °C，本质载子浓度仍低于室温下的 Si，所以很适合在高温环境操作；4H-SiC 的临界击穿电场比 Si 高 10 倍，可以在高 10 倍的掺杂浓度下，达到 10 倍的击穿电压，因为掺杂浓度提高、载子漂移区缩短、特征导通阻抗可以降低 100 倍以上。GaN 的载子迁移率比 4H-SiC 高，可望有更高的工作频率以及更低的导通阻抗，而 4H-SiC 的导热系数比 GaN 大三倍，适用于高功率且高温环境。

图一　SiC 的材料和物理特性，以及这些特性在高功率系统的应用优势[1]

高功率组件在应用时，功率组件的额定电压 (rating voltage) 必须大于系统电压。以电动车为例，目前主要的电动车电池电压是 400 V，但是考虑功率模块的可靠度后，实际使用 650 V 等级的功率组件。 图二显示 FIT=100 的系统电压和额定电压的比例[2]，系统电压愈高，系统电压和额定电压的比例愈低，表示需要更高击穿电压的功率组件。当电动车电池电压提高到 800 V 时，需要使用 1.2 kV 等级的功率组件。

图二　故障率 FIT=100 的应用电压和额定电压的比例[2]

时至今日，欧美日等 SiC 组件大厂，例如 STMicroelectronics、Infineon、Wolfspeed、Rohm 等公司均有成熟的 650 V、1.2 kV 等级的 SiC MOSFET 产品，广泛应用于电动车和充电设施。更高电压的应用或是更恶劣的应用环境，例如风力发电机的电压虽然低于 1 kV，但是需要使用 1.7 kV 等级的功率组件，太阳能发电趋势会提高到 1.5 kV，届时将需要 3.3 kV 的功率组件。其它如轨道运输、高速铁路、智慧电网、工业马达等，也都会需要 3.3 kV 甚至更高额定电压的功率组件，如图三所示[3]，日本的新干线最新的 N700 列车就是采用 3.3 kV 的 SBD。

图三　SiC 高功率组件的应用领域[3]

分离式的功率组件，基本上分成整流用途的二极管以及开关用途的晶体管，因为要导通大电流，故以垂直结构为主。SiC 功率组件发展的轨迹基本上是跟随 Si 功率组件，最先进入量产的是 SBD 类型的二极管，根据细部结构的不同，有肖特基势垒二极管 (Schottky Barrier Diode, SBD)、结面势垒肖特基二极管 (Junction Barrier Schottky Diode, JBSD)、沟槽式结面势垒肖特基二极管 (Trench Junction Barrier Schottky, TJBS) 等，其结构示意图如图四所示，虽然还有微调优化的空间，但已是成熟的组件。因为 SiC 的 SBD 击穿电压可以涵盖 Si 的 PND，既然 SBD 的速度高于 PND，SiC 的 PND 要在更高压的应用上才需要使用，Si 和 SiC 功率组件的种类和适用的电压范围如图五所示[4]。

高功率 MOSFET 有两种结构，第一种是平面通道的垂直双注入金属-氧化物半导体场效应晶体管 (Vertical Double-implantation MOSFET, VDMOSFET)，其剖面结构如图六 (a) 所示；第二种是垂直通道的沟槽式栅极或称 U 形栅极金氧半场效应晶体管 (UMOSFET)，其剖面结构如图六 (b) 所示。VDMOSFET 的优点是工艺比较简单，因为工艺造成的可靠度问题比较单纯。最关键的工艺是栅极氧化，要有适当的 SiO₂ / SiC 接口钝化，以提高载子移动率，降低信道电阻对特征导通电阻影响，同时要有足够的可靠度。目前以 NO 或是 N₂O 退火的氮钝化效果最好，但是电子迁移率只能达到 30~50 cm²/V-sec 左右，和块材中的 1000 cm²/V-sec 相去甚远，如何提高载子迁移率到 100 cm²/V-sec 以上，是各大厂商以及学术机构努力的方向。

图六　(a) 垂直型的高功率 VDMOSFET 的剖面图

(b) 沟槽式栅极 UMOSFET 的剖面图

平面信道的结构使得单元间距 (cell pitch) 不容易缩小，相邻的 p 型基体 (P-body or P-base) 造成的结型场效应晶体管 (JFET) 效应也会增加导通电阻。UMOSFET 的单元间距在相同的工艺水平下，大约是 VDMOSFET 的 60%，而且理想上可以消除 JFET 效应，得到较低的导通电阻。 但是 UMOSFET 的工艺比 VDMOSFET 困难，沟槽蚀刻工艺以及沟槽侧壁的栅极氧化工艺，都需要精准控制。特别是为了降低沟槽底部的电场，需要增加很多任务艺步骤，例如 Rohm 采用双沟槽结构，如图七 (a) 所示[5]；Infineon 采用不对称的沟槽结构，如图七 (b) 所示[6]；或是在沟槽底部增加 P+ 屏蔽层，如图七 (c) 所示[7]。然而这些作法除了增加工艺成本，也会产生 JFET 效应。

图七　(a) Rohm 提出的 Double trench UMOSFET[5]

(b) Infineon 提出的不对称 UMOSFET[6]

(c) Mitsubishi 提出在沟底部增加 P+ 屏蔽层的 UMOSFET[7]

另一种避免沟槽底部栅极氧化层电场过强的方法是增加沟槽底部的氧化层厚度，增加沟槽底部栅极氧化层厚度的 SiC UMOSFET 论文，迟至 2013 年才由 Toyota 公司的 Takaya 团对发表[8]，最大电场强度降低 46%，Q_gd 降低 38%，导通电阻仅微微增加 4%，如图八所示。但是因为需要在沟槽中填满 SiO₂，再以回蚀刻方式保留沟槽底部的 SiO₂，此 TBOX 氧化层的厚度变异使得组件特性变异偏大，在没有更好的工艺技术之前，TBOX 结构仅止于研究，不适合量产。

阳明交大电子所-崔秉钺教授实验室曾提出利用氩离子植入非晶化 (Ar-PAI) 工艺提高沟槽底部氧化速率来形成 TBOX 的研究计划，成功制作出 TBOX 结构，如图九 (a) 所示。虽然尚未完成完整的功率组件制作，但是对 1.2 kV 等级的 UMOSFET，曾经在单一沟槽测试结构测得 2.07 mW-cm² 的 R_on,sp，如图九 (b) 所示，显示此 Ar-PAI TBOX UMOSFET 的潜力。

图九　(a)子计划一、三主持人提出的 TBOX UMOSFET 实作结构

(b) 单一沟槽 TBOX UMOSFET 的导通特性

因为结构和工艺复杂，UMOSFET 的可靠度问题比 VDMOSFET 严重，因此，虽然 UMOSFET 已经出现在 Wolfspeed 和 STMicroelectronics 公司网站公布的技术蓝图上，目前仍只有 Rohm、Infineon、Bosch、Mitsubishi 四家公司推出 UMOSFET 产品，其它如 Wolfspeed, STMicroelectronics 等十余家公司的产品都是 VDMOSFET。

功率 MOSFET 为了承受高电压，汲极端会有一个低浓度的漂移区，漂移区的电阻正比于击穿电压的 2.5 次方，也就是说，随着电压的增加，导通电阻会急速增加，造成严重的导通功率损失。图十显示漂移区的特征导通电阻与击穿电压的关系，这是传统功率组件的理论极限。如果要突破此极限，唯一的方法是采用超结面 (SJ, super junction) 结构[9]，其结构如图十一所示[10]，跟传统高功率 MOSFET 结构的主要差异在漂移区中加入 P 型柱或 P 型掺杂区 (P-Drift Region)。在逆向偏压时，P 型柱和 N 型漂移区的结面使得整个漂移区空乏，因此可以用比较薄的漂移区；此外，因为有 P 型柱帮助 N 型漂移区达到空乏，所以 N 型漂移区的浓度可以比传统漂移区高。这两个因素造成顺向导通时的 SJ 漂移区的导通电阻降低。

图十　Si, SiC, GaN 三种半导体材料的导通阻抗和崩溃电压的理论极限[7]

图十一　SJ MOSFET 的剖面结构示意图[9]

SJ 结构是制作在漂移区，所以可以搭配 VDMOSFET 或是 UMOSFET，当然也可以搭配 SBD 类型的功率组件。但是 SJ 结构的制作对 SiC 来说相当困难，因为绝大多数掺杂元素在 SiC 中都不会扩散，要形成 P 型柱的方法之一是先蚀刻去除该区域的 N 型漂移区，再外延 P 型柱，但是 SiC 外延难度远高于 Si，就笔者所知，尚无成功从沟槽中外延的文献发表。另一种制作 P 型柱的方法是多次外延搭配多次离子注入。虽然 AIST 在 2021 年的 ISPSD 研讨会率先发表了 3.3 kV 的 SJ MOSFET ，但是动用了 16 或是 28 次外延与离子注入，恐非量产可以接受的工艺[11]，需要简化制作方式才有商业化的机会。

控制 MOSFET 开关需要栅极驱动电路 (Gate driver)，目前 SiC MOSFET 的驱动电路均以 Si IC 制作，虽然 SiC 功率组件可以承受比 Si 功率组件更严苛的环境，但是 Si IC 不然，因此必须独立封装、隔离，增加了功率系统的体积；讯号传递时受封装导线的电感与电容影响，增加功率损耗、影响效能，最理想的情况还是以 SiC IC 驱动，才能够完整发挥 SiC 的材料优势。因此，能与垂直 MOSFET 整合的 SiC IC 技术，也是近年愈来愈受到重视的研究主题。

• 1990 年代初期开始了 SiC IC 的研究，当时采用的是 6H-SiC，陆续实现了数字和模拟电路区块[12-15]。
• 1994 年普渡大学发表了第一个 NMOSFET 电路，展示 Inverter、NAND、NOR、XNOR、D-latches、RS flip-flops、Binary counter、Half adder 等基本电路单元[12]。
• 1999 年普渡大学和康乃尔大学共同发表了第一个以 6H-SiC 制作的智能栅极驱动电路，包含了过压、低压、短路、开路的侦测功能，并可以在 300 °C的环境下工作[16]。随后因为载子迁移率较高的 4H-SiC 晶体成长技术成熟，相关研究转向使用 4H-SiC。
• 2006 年 Cree 公司发表第一个 4H-SiC CMOS Inverter[17]
• 2011-2013 年间，英国雷神公司 (Raytheon Systems Ltd. RSL) 陆续发表了 4H-SiC CMOS IC 工艺以及基本逻辑单元[18-20]，此高温碳化硅工艺简称为 HiTSiC 工艺。
• 2016年HiTSiC工艺推出后，University of Arkansas 发表了 SiC MAC, NCL Counter, Boolean FSM, DAC Controller 等电路[21]
• 2017 年英国的 Newcastle University 展示 mixed-signal IC 应用例如 555 timer 以及 4:1 multiplexer[22]；最近 University of Arkansas 发表了更复杂的数字控制的 PWM Generator 电路[23]。同年 Hitachi 公司发表 SiC CMOS 运算放大器[24]，采用最基本的 MOSFET 结构，展示 SiC CMOS 抗辐射的能力。
• 2021 年1月，台湾清华大学黄智方教授 (半导体射月计划成果) 在 IEEE Electron Device Letters 率先发表了 800 V 的横向 LDMOSFET 和低压 CMOS 的单芯片整合，如图十二所示[25]。日本的 AIST 则在同年的 ISPSD 研讨会发表了单芯片整合 1200 V 等级的沟槽式栅极 MOSFET 以及 CMOS 栅极驱动电路的成果，是首度整合低压 CMOS 和垂直式的功率组件，如图十三所示[26]。

图十二　台湾清华大学黄智方教授团队 (半导体射月计划成果) 在 IEEE EDL 发表了 800 V 的横向 MOSFET 和 CMOS 整合[26]

图十三　AIST 在 2021 年的 ISPSD 研讨会发表的整合 1200 V 等级的沟槽式栅极 MOSFET 以及 CMOS 栅极驱动电路的单芯片[24]

本实验室在科技部半导体射月计划的支持下，开发出局部氧化隔离工艺、双栅极氧化层厚度工艺、P 型复晶硅栅极工艺、高低压组件结面隔离工艺等关键技术，成功的在 2021 年完成 10 V CMOS + 20 V Gate driver +60 V VDMOSFET 单芯片整合，成果将发表于 2022 年的 VLSI-TSA 以及 ISPSD 研讨会[27, 28]，图十四是剖面结构示意图。而在 ISPSD 之前，这些成果表示 CMOS 驱动电路和 power MOSFET 的单芯片整合是未来的趋势，组件性能优化以及整合度更高的工艺技术，将会持续推陈出新。

图十四　射月计划提出的 CMOS 驱动电路和 VDMOSFET 单芯片整合剖面结构示意图

综上所述，SiC 组件在高功率的应用已经是必然的趋势，随着技术成熟、芯片尺寸增加，组件成本会持续下降，性价比提高的结果，产品渗透率会快速提升。至于 SiC IC 的发展还在研究初期，但是已经看见希望，关键还是在性能提升和成本降低，或许还要 3~5 年才会有实用的价值，需要研究单位积极投入。

References:

[1] M. E. Levinshtein, S. L. Rumyantsev, and M. S. Shur, Eds., “Properties of Advanced Semiconductor Materials GaN, AlN, InN, BN, SiC, SiGe“ New York: Wiley, 2001, pp.31-47.

[2] A. Bolotnikov et al., "Overview of 1.2 kV – 2.2 kV SiC MOSFETs targeted for industrial power conversion applications," 2015 IEEE Applied Power Electronics Conference and Exposition (APEC), 2015, pp. 2445-2452.

[3] F. Roccaforte, G. Greco and P. Fiorenza, "Processing Issues in SiC and GaN Power Devices Technology: The Cases of 4H-SiC Planar MOSFET and Recessed Hybrid GaN MISHEMT," 2018 International Semiconductor Conference (CAS), 2018, pp. 7-16.

[4] T. Kimoto, “Material science and device physics in SiC technology for high-voltage power devices,” Japaness J. Appl. Phys., vol.54, p.040103, 2015

[5] T. Nakamura, Y. Nakano, M. Aketa, R. Nakamura, S. Mitani, H. Sakairi, and Y. Yokotsuji, “High performance SiC trench devices with ultra-low ron,” in Proc. IEEE Int. Electron Devices Meeting (IEDM), 2011, pp.599-601.

[6] R. Siemieniec et al., "A SiC Trench MOSFET concept offering improved channel mobility and high reliability," 2017 19th European Conference on Power Electronics and Applications (EPE'17 ECCE Europe), 2017, pp. P.1-P.13

[7] T. Kojima, S. Harada, Y. Kobayashi, M. Sometani, K. Ariyoshi, J. Senzaki, M. Takei, Y. Tanaka, and H. Okumura, “Self-aligned formation of the trench bottom shielding region in 4H-SiC trench gate MOSFET,” J. J. Appl. Phys., vol.55, 04ER02, 2016.

[8] H. Takaya, J. Morimoto, K. Hamada, T. Yamamoto, J. Sakakibara, “A 4H-SiC Trench MOSFET with Thick Bottom Oxide for Improving Characteristics, “in Proc. of Int. Symp. on Power Semi. Dev., 2013, pp.43-46.

[9] X. B. Chen US Patent 5216275.

[10] B. J. Baliga, Advanced Power MOSFET Concept, Springer, 2010

[11] M. Baba, T. Tawara, T. Morimoto, S. Harada, M. Takei and H. Kimura, "Ultra-Low Specific on-Resistance Achieved in 3.3 kV-Class SiC Superjunction MOSFET," 2021 33rd International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2021, pp. 83-86.

[12] W. Xie, J. A. Cooper, and M. R. Melloch, “Monolithic NMOS digital integrated circuits in 6H-SiC,” IEEE Electron Device Lett., vol. 15, no. 11, pp. 455–457, Nov. 1994.

[13] D. M. Brown et al., “High temperature silicon carbide planar IC technology and first monolithic SiC operational amplifier IC,” in Proc. 2nd Int. High-Temperature Electron. Conf., 1994, pp. XI-17–XI-22.

[14] D. B. Slater et al., “Demonstration of 6H-SiC CMOStechnology,” in Proc. 3rd Int. High-Temperature Electron. Conf., 1996, pp. XVI-27–XVI-32.

[15] S. Ryu and K. T. Kornegay, “Design and fabrication of depletion load NMOS integrated circuits in 6H-SiC,” in Proc. Inst. Phys. Conf., London, U.K., 1996, pp. 789–792.

[16] J.-S. Chen, K. T. Kornegay, and S.-H. Ryu, “A silicon carbide CMOS intelligent gate driver circuit with stable operation over a wide temperature range,” IEEE J. Solid-State Circuits, vol. 34, no. 2, pp. 192–204, Feb. 1999.

[17] Brett A. Hull, Sei-Hyung Ryu, Husna Fatima, Jim Richmond, John W. Palmour, and James Scofield, “Development of A 4H-SiC CMOS Inverter,” Mater. Res. Soc. Symp. Proc. Vol. 911, B13-02, 2006.

[18] D. T. Clark, et al., “High Temperature Silicon Carbide CMOS Integrated Circuits,” Materials Science Forum, vol. 679-680, pp. 726-729, Mar 2011.

[19] E. P. Ramsay et al., “Digital and analogue integrated circuits in silicon carbide for high temperature operation,” in Proc. IMAPS High Temperature Electron. Conf., Albuquerque, NM, USA, 2012, pp. 373–377.

[20] R. A. R. Young, et al., “High Temperature Digital and Analogue Integrated Circuits in Slicion Carbide,” Materials Science Forum, vol. 740-742, pp. 1065-1068, Jan 2013.

[21] M. H. Weng, D. T. Clark, S. N. Wright, D. L. Gordon, M. A. Duncan, S. J. Kirkham, M. I. Idris, H. K. Chan, R. A. R. Young, E. P. Ramsay, N. G. Wright, and A. B. Horsfall, “Recent advance in high manufacturing readiness level and high temperature CMOS mixed-signal integrated circuits on silicon carbide,” Semicond. Sci. Technol. 32 (2017) 054003.

[22] N. Kuhns, L. Caley, A. Rahman, S. Ahmed, J. Di, H. A. Mantooth, A. M. Francis, and J. Holmes, “Complex High-Temperature CMOS Silicon Carbide Digital Circuit Designs,” IEEE Trans. on Devices and Materials Reliability, vol.16, no.2, 2016, pp.105-111.

[23] S. Roy, R. C. Murphree, A. Abbasi, A. Rahman, S. Ahmed, J. A. Gattis, A. Matt Francis, J. Holmes, H. A. Mantooth, and J Di, “A SiC CMOS Digitally Controlled PWM Generator for High-Temperature Applications,” IEEE Trans. on Industrial Electronics, vol.64, no.10, 2017, pp.8364-8372.

[24] M. Masunaga , S. Sato , R. Kuwana, N. Sugii, and A. Shima, “4H-SiC CMOS Transimpedance Amplifier of Gamma-Irradiation Resistance Over 1 MGy,” IEEE Transactions on Electron Devices, vol. 67, no. 1, pp. 224-229, Jan. 2020.

[25] J.-Y. Jiang, J. -C. Hung, K. -M. Lo, C. -F. Huang, K. -Y. Lee and B. -Y. Tsui, “Demonstration of CMOS Integration with High-voltage DMOS in 4H-SiC,” IEEE Electron Device Lett., vol.42, no.1, pp.78-81, 2021.

[26] M. Okamoto, A. Yao, H. Sato, and S. Harada , "First Demonstration of a Monolithic SiC Power IC Integrating a Vertical MOSFET with a CMOS Gate Buffer," in Proc. 33th Int. Symp. Power Semiconductor Devices ICs (ISPSD), Jun. 2021, pp. 71-74.

[27] B. Y. Tsui, C. L. Hung, T. K. Tsai, L. J. Lin, T. W. Wang, and P. H. Chen, “Dual Gate Oxide CMOS Process on 4H-SiC,” to be presented in the 2022 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA), 2022.

[28] B. Y. Tsui, C. L. Hung, T. K. Tsai, Y. C. Tsui, T. W. Wang, Y. X. Wen, C. P. Shih, J. C. Wang, L. J. Lin, C. H. Wang, K. W. Chu, and P. H. Chen, “First Integration of 10 V CMOS Logic Circuit, 20 V Gate Driver, and 600 V VDMOSFET on a 4H-SiC Single Chip,” to be presented in the 34th IEEE International Symposium on Power Semiconductor Devices and ICs (ISPSD), 2022.

以碳化硅 (SiC) 与氮化镓 (GaN) 为材料的第三类半导体，相较于传统硅 (Si) 基半导体组件，不仅能够承受更高的功率、频率及环境温度，同时也拥有良好的散热特性，因此在例如 5G 基地台、电动车、低轨卫星、太阳能源、或是工业 4.0 等高值化产业中，具有绝对的技术应用优势。过去受限于第三类半导体的晶圆制造困难、并且价格昂贵，使得其仅能用于国防或航天等领域，直到近几年，才因为技术进展得以大幅降低生产成本，普及应用到工业、汽车与消费性电子等产业。

目前碳化硅半导体组件前三大应用占比分别为电动车 61％、太阳能发电及储能 13％、及充电桩 9％ 等。其相较于原本以硅为基础的功率组件，能提供更高效率的电子转换能力、带来更好的节能效果。根据 TrendForce 市调预估，自 2020 年至 2025 年，碳化硅组件应用市场将由 6.8 亿美元成长到 33.9 亿美元，年复合成长率 (CAGR) 高达38%。即使这几年碳化硅半导体的市场规模仍小，但随着全球电动车与能源应用的产业需求推进，其必然很快成为半导体领域发展的新契机。

台湾阳明交大 崔秉钺教授及其实验室团队是国内第三类半导体技术的知名研究团队，自 2018 年起，该团队即参与「科技部半导体射月计划 – 碳化硅单芯片功率系统平台」研发项目的执行，期间除了产出许多创新研究成果外，也积极与业界共同合作，落实研发成果的产业化应用，其对于提升台湾在第三类半导体领域的核心竞争优势，具有极大的贡献。闳康科技非常荣幸今年度可以和崔教授携手进行产学合作，提供该团队在碳化硅功率组件及相关整合模块研究上所需之完整分析服务。闳康科技拥有完备的检测设备与专业技术经验，能全面满足化合物半导体在工艺、封装及失效分析方面之各种分析检测需求。

相关分析技术 请参考：

• 3D 光学显微镜（3D OM）

• 探针电性量测（I-V measurement）
• 试片制备（TEM Sample Preparation）

• 穿透式电子显微镜（TEM）

• 能量散射X射线谱（EDS）