|
序言 |
随着 5G、人工智能、元宇宙等新兴科技产业快速崛起，发展低功耗、小尺寸、异质整合及超高指令周期的芯片架构技术，已成为全球半导体制造业者最重要的产业趋势与决胜关键。在芯片的先进工艺竞赛上，自英特尔 (INTEL) 于 2012 年在 22 纳米芯片引入创新立体架构的「鳍式晶体管」 (FinFET) 之后，全球半导体业者都在此基础上进行研发。目前最先进的 5 纳米工艺，即是采用 FinFET 架构来制作。该技术已由台积电 (TSMC) 拔得头筹，于 2020 年成功投入量产。然而，当未来工艺要再微缩至 3 纳米时，FinFET 却会产生电流控制漏电的物理极限问题。事实上，三星 (Samsung) 已于近期赶在台积电之前，发表了最新一代采用环绕式闸极场效晶体管 (Gate-All-Around FET；GAAFET) 的全新架构 3 纳米工艺。究竟在新一轮芯片工艺的巅峰决战中，谁能最终胜出仍待观察。
由于 GAAFET 的芯片架构相比于 FinFET，能以更小的体积实现更好的功耗表现，实际可缩减 45% 芯片面积、同时降低 50% 的能耗。台积电欲持续以 FinFET 与三星 GAAFET 在 3 纳米先进工艺领域决战，2022 年绝对是决定胜负至为关键的一年。而对于众所瞩目的下世代 2 纳米工艺，台积电也已公开表示亦将采用 GAAFET 架构，并藉由导入低维度高电子迁移率材料以及特殊绝缘层材料等，来强化其在先进工艺的竞争优势。GAAFET 架构俨然已成为下一世代延续摩尔定律 (Moore’s Law) 发展的最佳选项。
闳康科技于本期特别邀请了在先进半导体工艺领域顶尖学者 刘致为教授，为「科技新航道」专栏撰文介绍先进晶体管技术概况与发展趋势，希望能与读者分享此一重要科技领域的学术研究进展。
闳康科技研发中心处长 陈弘仁 2022/01/07
电子组件的灵魂－先进晶体管技术与发展趋势
刘致为 教授
博士生：蔡仲恩、刘亦浚、杜建德
台湾大学电子工程学研究所
-
随着科技日新月异，各种电子设备已成为生活中不可或缺的物品，大到汽车小如智能型手机，皆以半导体芯片为最重要的核心，半导体芯片与人类的生活密不可分。台湾的半导体产业在全球占有举足轻重的角色，随着 5G 世代的来临，大数据、AI 人工智能、物联网以及行动智能装置的快速发展，使得先进半导体芯片的需求持续增长。各个研究团队对于半导体工艺技术的努力研发，以及政府与企业的投资，使得半导体产业成为台湾的支柱与优势，持续的进步与成长。
随着摩尔定律 (Moore’s Law) 的发展，从微米 (μm) 技术节点演进至现今的 5 纳米技术节点 (图一)，以及预计将于 2022 年量产的 3 纳米技术节点 [1]，技术节点的数值愈小，晶体管密度愈高。过去在平面晶体管 (Planar FET) 技术发展中，有两项重要的技术突破。一是 90 纳米技术节点开始量产的应变硅 (strained Si)，可提升硅通道的迁移率，增加电流；二是高介电系数/金属栅极 (high-k/metal gate)，介电层的 k 值愈大，氧化层电容 (Cox) 愈大，晶体管电流愈大，且可在相同的等效氧化层厚度 (equivalent oxide thickness, EOT) 下，以较大的物理厚度来降低漏电流。
图一 台积电的工艺技术节点[1] |
随着传统的半导体尺寸微缩，晶体管的栅极长度 (gate length) 也逐渐减小。实际上，栅极长度和技术节点的数值是不相等的，且在 22 纳米技术节点以后，栅极长度会大于技术节点的数值 (图二)。
|
图二 约略估计晶体管技术节点 (Technology Node) 与栅极长度 (Gate Length) ※ 此图标著作权为台湾大学电子工程学研究所刘致为教授研究团队所有，未经允许不得随意引用、转载、改编或截录。
|
|
晶体管由传统的平面式 (图三 a) 走向三维的立体结构 (图三 b)，因为三面的栅极结构 (Tri-Gate) 与鱼鳍十分相似，所以称为鳍式晶体管。鳍式晶体管具有比平面晶体管更大的有效宽度 (effective width)，可提高组件之电流密度，且其三维之结构可增加信道控制能力，抑制短沟道效应 (short channel effect)。三维的鳍式晶体管结构可降低次临界摆幅 (subthreshold swing, SS) 与工作电压，减少晶体管损耗功率 (图三 c)。鳍式晶体管已从 16 纳米、10 纳米、7 纳米、5 纳米、3 纳米共发展了五代技术节点，为目前的主流组件结构。
图三 (a)平面晶体管示意图 (b)鳍式晶体管示意图 |
|
(c) 电流-电压关系图[2] |
|
台积电于 2019 年国际电子组件会议 (International Electron Devices Meeting, IEDM) 宣布于 5 纳米技术节点量产拥有高迁移率通道 (high mobility channel) 之鳍式晶体管[3]。使用高迁移率信道，犹如驾驶跑车，速度更快，使晶体管的效能更佳。图四[4]为台积电于 2021 年国际固态电路研讨会 (International Solid-State Circuits Conference, ISSCC) 中所展示的高迁移率通道鳍式晶体管，由图中可看出高迁移率通道与底部的硅材料具有明显的对比，且皆有清楚的哑铃状结构 (dumbbell)。 台积电预计于 2022 下半年开始量产 3 纳米技术节点的全世代工艺晶体管，与 5 纳米技术节点相比，3 纳米技术节点的逻辑密度将增加约 70%，在相同功耗下速度提升 10-15%，或者在相同速度下功耗降低 25-30% [1]。 |
 图四 台积电 5 纳米技术节点的高迁移率通道鳍式晶体管[4]。© IEEE |
为了进一步增加通道的控制能力与维持短沟道效应的抑制，必须改变晶体管之架构。三星、台积电、Intel 已宣布在 3 纳米技术节点 (Samsung) 和 2 纳米技术节点 (TSMC、Intel 20A) 将采用栅极环绕式 (Gate-All-Around, GAA) 的纳米片 (nanosheet) 结构。栅极环绕式晶体管具有比鳍式晶体管更好的栅极控制能力，在先进技术节点将取代鳍式晶体管结构，晶体管密度也将持续提升。使用 GAA 晶体管结构，犹如使用强力水龙头，滴水不漏，使晶体管有效降低漏电流，更加节能省电。为了增加晶体管的驱动电流，采用通道堆栈 (channel stacking) 的方法，在垂直方向增加通道数目，犹如建构双层高架桥，在相同占地面积下，可负载更多车流量，使晶体管拥有更高电流并增加晶体管密度，有效提升组件效能。
图五[5] 为垂直堆栈纳米片 (stacked nanosheets) 的结构，可视作将 FinFET 旋转 90 度并进行垂直堆栈，形成四面环绕式的闸极结构。有别于 FinFET 的通道宽度 (DFin) 是由光刻工艺 (Lithography) 所限制，stacked nanosheets 的通道厚度 (DNS) 可藉由外延 (epitaxy) 来决定，因此可精准控制厚度。除此之外，stacked nanosheets 可往垂直方向增加通道层数，在相同的占地面积 (footprint) 下具有更大的有效宽度 (effective width, Weff)，提供更大的电流以提升晶体管效能。外延 (epitaxy) 技术除了可精准决定 stacked nanosheets 的通道厚度外，也可以控制信道与信道之间的距离 (suspension thickness, Tsus)，不会像 FinFET 增加占地面积，且可以透过降低 Tsus 的方式来减少组件的寄生电容 (parasitic capacitance)。
图五 鳍式晶体管 (FinFET) 与垂直堆栈纳米片 (Stacked nanosheets) 之比较[5]。© IEEE |
|
三星率先在 2018 IEDM 国际会议上宣布以 Multi-Bridge-Channel FET (MBCFET) 之 GAA 晶体管作为 3 纳米技术节点之晶体管结构 (图六a,b)[6]，其中提到 MBCFET 采用 90% 的 FinFET 制程，与现今业界之 FinFET 工艺具有良好的兼容性。MBCFET 顾名思义，结构与多层桥梁相似，实际上和前述的 stacked nanosheets 是相同的结构。与 FinFET 相比，MBCFET 具有更好的栅极控制，在相同的面积下，也有更大的有效宽度以提供更大的驱动电流，并可依照不同的应用来调整信道宽度，提高电路设计之弹性。 |
 图六 (a, b) 三星3纳米技术节点之 MBCFET [6] © IEEE |
|
另一方面，IBM 的 2 纳米技术节点提出三层垂直堆栈的 stacked nanosheets (图六c)[5]，其通道宽度为 40 纳米、通道高度为 5 纳米、栅极长度为 12 纳米，并采用底部介电层绝缘 (bottom dielectric isolation, BDI)，能有效减少漏电流，降低芯片功耗。与 7 纳米工艺技术相比，预计提升 45% 的性能或降低 75% 的耗能[7]。 |
 (c) IBM 2 纳米技术节点之三层垂直堆栈信道晶体管[5]。© IEEE |
台积电在 2021 ISSCC 国际会议上展示三层垂直堆栈的 stacked nanosheets 作为 2 纳米技术节点之晶体管结构 (图七 a)，可提供更佳的性能及更低的次临界摆幅[4]。Intel 则宣布 2024 年将以 RibbonFET (垂直堆栈四层的 nanoribbons，也与 stacked nanosheets 结构相似) 作为 20A 技术节点之结构 (图七 b)[8]，并将于 2025 年以优化的 RibbonFET 作为 18A 技术节点之结构。由业界趋势可见，高层数信道堆栈的 GAA 晶体管为未来电晶体之主流结构。在 2020 年超大规模集成电路技术研讨会 (Symposium on VLSI Technology, VLSI) 中，法国半导体研究机构 CEA-Leti 发表了七层的 Si GAA nanosheets 晶体管 (图八)[9]。
图七 (a) 台积电 2 纳米技术节点之三层垂直堆栈信道晶体管[4] © IEEE |
(b) Intel 20A 技术节点之四层垂直堆栈信道晶体管 (RibbonFET)[8]。 |
|
图八 法国半导体研究机构 CEA-Leti 发表之七层垂直堆栈硅信道晶体管[9]。© IEEE |
目前已发表的 GAA 晶体管，通道材料大部分以硅 (Si) 为主，为了增加电路的运作速度，必须提升晶体管的驱动电流 (垂直堆栈信道电流的总和)，除了往垂直方向增加通道数目外，采用高载子迁移率 (mobility) 的材料作为晶体管通道可进一步提高晶体管的驱动电流，例如锗 (Ge)、锗硅 (GeSi)、锗锡 (GeSn) 等新四族材料，具有优于硅的电子及空穴迁移率，并且与现今业界的硅半导体工艺技术有良好的兼容性。
|
本研究团队于 2021 VLSI 国际会议上发表了八层锗硅 N 型 GAA 晶体管 (8 stacked Ge0.75Si0.25 nanosheets) (图九左)[10]，拥有极高的通道均匀性。为了进一步提高组件的驱动电流，将锗硅通道的锗浓度提升至 95%，以提高信道之电子迁移率，并成功展示了世界首颗高效能七层锗硅 N 型 GAA 晶体管 (7 stacked Ge0.95Si0.05 nanowires) (图九右)[10]，此研究成果也获国际顶尖期刊 Nature Electronics 报导于 Research Highlight [11]。 由此可见，高层数堆栈之高迁移率信道 GAA 晶体管为未来半导体技术节点的一大趋势。其中外延 (epitaxy) 与刻蚀 (etching) 为高层数堆栈信道 GAA 晶体管最重要的两大工艺技术，藉由两者的互相优化才能成功制备高效能晶体管。目前台大乃是业界以外，唯一能研发多层堆栈信道 GAA 晶体管的大学，也成为学界与业界接轨的重要桥梁。 |
 图九 本研究团队发表之 (左) 八层 GeSi nanosheets [10] (右) 七层 GeSi nanowires [10]。© IEEE |
P 型晶体管方面，因为压缩应变的锗锡 (GeSn) 材料拥有比纯锗和硅更高的空穴迁移率，可增加组件之驱动电流，成为信道材料的潜力之一。然而因锗锡材料之能隙较小，组件具有较大之截止状态漏电流 (IOFF) 以及较小之开关电流比 (ION/IOFF)，将造成组件功率耗损过大。此问题可藉由降低通道厚度来改善，随着通道厚度变薄，受量子局限效应 (quantum confinement effect) 影响使 ION/IOFF 随之上升，因栅极控制能力增强使次临界摆幅 (SS) 下降。然而当通道厚度小于 5nm 时因表面粗糙散射 (surface roughness scattering) 的影响，导致载流子迁移率降低，故需搭配高堆栈、高载子迁移率之锗锡信道，维持组件之驱动电流。
|
因此本研究团队在 2021 IEDM 国际会议上发表七层与八层堆栈锗锡极薄信道 P 型晶体管 (7 stacked and 8 stacked Ge0.9Sn0.1 ultrathin bodies) (图十) [12]，以锗锡材料作为高迁移率通道 (high mobility channel)，优化外延 (epitaxy) 与高蚀刻选择比等向性干蚀刻 (highly selective isotropic dry etching, HiSIDE) 工艺，制备出厚度为3纳米之极薄信道，有效降低组件之漏电流，且 ION/IOFF 为锗/锗锡三维晶体管之世界纪录，此篇论文也获得 2021 IEDM 最佳学生论文奖 (Best Student Paper Award)。综上所述，高层数 (highly stacked)、高迁移率 (high mobility)，以及极薄通道 (ultrathin bodies) 之 GAA 晶体管将能使半导体芯片效能更高、更省电，进而使先进半导体科技不断进步，为人类带来更好的生活。 |
 图十 本研究团队发表之 (左) 七层与 (右) 八层锗锡极薄通道[12]。© IEEE |
References:
[1] TSMC [Online] https://www.tsmc.com/chinese/dedicatedFoundry/technology/logic
[2] M. Bohr and K. Mistry, “Intel’s Revolutionary 22 nm Transistor Technology,” [Online] https://download.intel.com/newsroom/kits/22nm/pdfs/22nm-Details_Presentation.pdf
[3] G. Yeap et al., “5nm CMOS Production Technology Platform featuring full-fledged EUV, and High Mobility Channel FinFETs with densest 0.021μm2 SRAM cells for Mobile SoC and High Performance Computing Applications,” IEEE International Electron Devices Meeting (IEDM), pp. 879-882, 2019.
[4] Mark Liu, “Unleashing the Future of Innovation,” 2021 IEEE International Solid-State Circuits Conference (ISSCC), Plenary Session 1.1, 2021.
[5] N. Loubet, “Enablement of Next Generation High Performance Nanosheet Transistors,” IEEE International Electron Devices Meeting (IEDM), Short Course 1, 2020.
[6] G. Bae et al., “3nm GAA Technology featuring Multi-Bridge-Channel FET for Low Power and High Performance Applications,” IEEE International Electron Devices Meeting (IEDM), pp. 656-659, 2018.
[7] “IBM Unveils World's First 2 Nanometer Chip Technology, Opening a New Frontier for Semiconductors” [Online] https://newsroom.ibm.com/2021-05-06-IBM-Unveils-Worlds-First-2-Nanometer-Chip-Technology,-Opening-a-New-Frontier-for-Semiconductors
[8] “Intel Accelerated” [Online] https://download.intel.com/newsroom/2021/client-computing/Intel-Accelerated-2021-presentation.pdf
[9] S. Barraud et al., “7-Levels-Stacked Nanosheet GAA Transistors for High Performance Computing,” IEEE Symposia on VLSI Technology and Circuits (VLSI), TC1.2, 2020.
[10] Y.-C. Liu et al., “First Highly Stacked Ge0.95Si0.05 nGAAFETs with Record ION = 110 μA (4100 μA/μm) at VOV=VDS=0.5V and High Gm,max = 340 μS (13000 μS/μm) at VDS=0.5V by Wet Etching,” IEEE Symposia on VLSI Technology and Circuits (VLSI), T15-2, 2021.
[11] S. Thomas, “Germanium nanowire transistors stack up,” Nature Electronics, Vol. 4, July 2021, 452.
[12] C.-E. Tsai et al., “Highly Stacked 8 Ge0.9Sn0.1 Nanosheet pFETs with Ultrathin Bodies (~3nm) and Thick Bodies (~30nm) Featuring the Respective Record ION/IOFF of 1.4x107 and Record ION of 92μA at VOV=VDS= -0.5V by CVD Epitaxy and Dry Etching,” IEEE International Electron Devices Meeting (IEDM), pp. 569-572, 2021.
|
闳康编辑室后记 |
自从 MOSFET 结构发明以来，到目前已超过 40 年。当栅极长度缩小到 20 纳米以下的时候，遇到了许多物理本质的极限问题，其中最具代表性者为短沟道效应 (Short-channel Effects) 与量子穿隧效应 (Quantum Tunneling Effect)。随着 FinFET 技术的发展，芯片工艺得以跨入 5 纳米世代。接下来先进工艺架构将从 FinFET 转进 GAAFET，而台积电、三星及英特尔在未来 5 纳米以下的 GAAFET 技术发展上势必也将展开一场白热化的竞赛。
然而值得注意的是，欲在未来半导体霸权时代取得技术领先地位，除了晶圆制造技术上须掌握优势外，系统封装整合技术也是半导体产业重要的发展方向。国内外产官学界都应及早掌握此契机、协力进行完整策略布局。此外，在 GAAFET 世代之后，还会不会有更为创新、可延续穆尔定律发展的新型晶体管结构出现? 就让我们拭目以待吧！
台湾大学刘致为教授及其研究团队是研发出多层信道堆栈之 GAA 晶体管的顶尖研究团队，其曾在 2021 年于半导体领域的国际顶尖期刊中，成功发表了世界首颗 7 层与 8 层堆栈锗硅信道之 GAA 晶体管。闳康科技非常荣幸今年度可以和刘教授携手进行产学合作，提供在 GAAFET 先进工艺研究上所需之完整分析服务。闳康科技拥有完备的检测设备与专业技术经验，能全面满足半导体先进工艺及封装方面之各种分析检测需求。
下期「科技新航道 | 合作专栏」正在紧锣密鼓筹划中，敬请持续关注闳康技术文章，带给您最前沿的技术新知，在全球供应链中更具竞争力！
GAA相关分析技术项目 欢迎点阅以下链接了解：
