シリコンフォトニクス技術は、先進的な高性能計算を促進します。
シリコンフォトニクス技術は先進的な高性能計算を促進します
李佩雯教授チーム
陽明交通大学 電子研究所
-
1.シリコンフォトニクス技術はクラシックな高速計算（クラシカルハイパフォーマンス、エネルギー効率の良い計算）を向上させます。
世界中のデータセンターや現在人気のある人工知能アプリケーション製品（例：ChatGPT、DeepSeekなど）は、膨大なデータを処理・計算するために、高効率で省エネのハードウェア（プロセッサーチップや回路システムを含む）を切実に必要としています。しかし、市販の商業コアプロセッサー（CPU、GPUなど）の性能（すなわち、単位エネルギーあたりの計算量（computations per Joule））は、2010年代中頃にはすでに飽和状態に達しており、これ以上の進展が見込めません。これは、長年にわたり用いられてきたムーアの法則が限界に達しており、単純にトランジスタの特徴的な長さや技術ノードを微細化するだけでは、計算効率とエネルギー消費を同時に満たすことができなくなったためです。短チャネル効果により、トランジスタの漏れ電流（エネルギー消費）が急増しています。さらに、電子部品の集積密度を高めるために、金属線の口径を極力小さくし、超長距離の金属配線との電気的接続（electrical interconnect）を行うことが、エネルギー消費や速度遅延の主要な技術的ボトルネックとなっています。マルチコアプロセッサーを使用することで、全体の計算システムの性能を向上させることはできますが、プロセッサーシステム内の回路基板間（ボード間）、チップ間（チップ間）の接続は依然としてケーブルや金属線で行われています。マルチコアプロセッサーの数が増えるほど、インターフェースで使用される電気的接続がより頻繁かつ複雑になり、計算システム全体の性能を向上させるためには、逆に大きなマイナスとなります。
近年、シリコンフォトニクス技術は高効率で省エネルギーな計算システムを促進する最良の助け手（ブースター）となっている。光信号が持つ高速でゼロエネルギー伝送の理想的な特性を活用し、「光接続（optical interconnect）」を用いて「電気接続」を補助または代替することができれば、電荷信号の伝送遅延とエネルギー消費のジレンマを突破または改善できるはずである。現在、データセンターでは第一世代のシリコンフォトニクス技術を使用して、回路基板-回路基板インターフェースのケーブル接続を置き換えている。いわゆるプラグイン式（pluggable）光トランシーバモジュールを使用して、光ファイバーで光信号を伝送し、その後金属線で電気信号に変換してスイッチに送信する。このような光ファイバーと金属線が共存する伝送経路は、ケーブルの使用量や長さを効果的に削減するが、金属線による「熱」や電気信号強度の減衰の問題に直面している。そのため、プロセッサーチップシステムメーカーであるNVIDIA、AMD、Qualcommなどは、チップメーカー（Intel、TSMC、Samsung、GlobalFoundriesなど）に対して第二世代または2.5世代のシリコンフォトニクス共封装光学モジュール（Co-packaged optics, CPO）の技術支援を求めている。すなわち、元々印刷回路基板（PCB）の各所に散在していた光電モジュール（光受信器、光導波路、光変調器、電流電圧増幅器、ドライバIC、スイッチなどの要素）を共封装の形で単一のシリコンチップに統合することである。このようにすることで、電線接続の使用量を大幅に削減し、命令サイクル、帯域幅の向上、及び消費電力の低減を達成することができる。
2024年12月にサンフランシスコで開催されるIEDM国際会議において、台積電はデータセンターの応用分野に向けて、新型の先進シリコンフォトニクスとパッケージ技術である「コンパクトユニバーサルフォトニックエンジン（COmpact Universal Photonic Engine, COUPE）」を発表しました。[1–4]個別光学素子（ゲルマニウム光検出器、マイクロリング光変調器、窒化シリコン/シリコン光導波路、外部光ファイバーに接続するグレーティングカップラー（Grating Coupler）とエッジカップラー（Edge Coupler）、温度センサーなど）のプロセス設計キット（process design kit, PDK）が準備されており、チップ設計メーカーが設計に使用できます。TSMCは数篇のシリコンフォトニクスエンジンに関する論文を発表し、CoWoS（Chip-on-Wafer-on-Substrate）パッケージング技術を用いて電子集積回路チップとシリコンフォトニクス回路チップを統合することを示しました。TSMCは2025年にPCB上で共封止されたプラガブル（pluggable）光トランシーバーモジュールを正式に発売し、2026年には基板（substrate）上で平面（planar）に光集積回路と電子集積回路を統合し、インターポーザ（interposer）上で垂直積層（vertically-stacking）に光集積回路と電子集積回路を統合することを発表しています。
先進的で堅牢なCMOSプロセス技術を用いて多くの先進的な電子プロセッサや集積回路システムの製造に成功していますが、シリコンプラットフォーム上で垂直積層集積可能なシリコンフォトニクス－エレクトロニクス集積回路を実現することは容易ではありません。まず、フォトニクス集積回路における光学部品（例：半導体レーザー、光検出器、光変調器、特に光導波路など）の幾何寸法（例：特徴長さや薄膜厚さは約サブミリメートル(sub-mm)またはミリメートル(mm)のオーダーで、これは主に伝送光の波長によって決まります）は、エレクトロニクス集積回路における電子部品（例：トランジスタ、キャパシタなど）の幾何寸法よりはるかに大きいのです。さらに、光学部品間の接続は光結合(coupling)が重要です。光結合損失(coupling loss)を低減するため、結合面積や結合長さは通常ミリメートル平方(mm2またはミリメートル(mm)以上、これはほぼ電子部品の電気接触(electrical contact)の百倍、さらには千倍以上です。しかし、光散乱や伝送損失を減少させるためには、光学部品の側壁平坦度(sidewall roughness)はナノスケール(nm-scale)でなければなりません。これは電子部品にとって、側壁平坦度ナノスケールの要求は逆に一般的ではありません。シリコンフォトニクス技術を実現するために、チップ製造メーカーであるグローバルファウンドリーズの前身IBMは2000年初頭(またはそれ以前)からシリコンフォトニクス技術の研究開発を開始し、2008年にはシリコンフォトニクス光接続の概念とプロトタイプを正式に提案しました。インテルとカリフォルニア大学サンタバーバラ校(UCSB)、スタンフォード大学(Stanford Univ)、マサチューセッツ工科大学(MIT)は長期的に協力し、戦略的にシリコンフォトニクス光接続技術を深く根付かせています。個別の光学部品に必要な単結晶薄膜のエピタキシー成長、構造設計、光学性能などに最適化されたプロセスを開発するだけでなく、光学部品と光導波路の結合設計およびプロセス統合をさらに進め、光学集積回路およびシステム(例: 高密度分波多重光ファイバー幹線伝送システム)を展示しています。現在、インテルのシリコンフォトニクスの最前線技術はチップ製造業界で先導的な地位を占めていると思われます。現在、シリコンフォトニクスチップはデータセンター(data center)、5G通信などの技術分野に統合されており、巨大なビジネスチャンスを開いています。Google、Apple、Meta、Amazon、Microsoftなどの企業も、高効率のシリコン光接続チップ技術を積極的に開発し、短距離データセンター内部(850nmレーザーとマルチモード光ファイバー)および長距離データセンター間(1310nmレーザーとシングルモード光ファイバー)の光接続を構築しています。他の欧米の企業や研究機関、例えばCisco、STM、IMEC、AIM Photonics、IMEなども、シリコンフォトニクス集積光回路とCMOS集積回路の統合技術の配置をすでに進めており、チップ上(on-chip)の信号処理の速度と帯域幅をさらに向上させることを期待しています。
現在、ウェハ製造業者はシリコンフォトニクス技術のファウンドリサービスを提供しており、回路基板-回路基板間の光接続アプリケーションに利用されていますが、シリコンフォトニクスが高効率で省エネルギーな計算に実質的な助けをもたらすためには、チップ上(on-chip)の光接続を開始する必要があります。しかし、現在のチップファウンドリ業者は直接統合可能な光源レーザーを提供できていません。カリフォルニア大学サンタバーバラ校(UCSB)のジョン・バウアー教授は、2024年IEDM国際会議での特別講演において、シリコンプラットフォーム上で直接統合可能な量子ドットレーザー光源を製造するために必要な重要技術と、高容量シリコンフォトニクス集積回路を実現するための技術の進展について詳細かつ鋭い説明を行いました。[5]一般的に、半導体薄膜レーザー光源は通常、レーザー発光を引き起こすために非常に大きな駆動電流を必要とします。しかし、長期間運用する際、操作温度が徐々に上昇するにつれて、発光の波長が赤方偏移（red shift）しやすく、発光強度もそれに伴って低下します。したがって、温度安定性、信頼性、使用寿命が不良であるという欠点があります。さらに、シリコンは間接バンドギャップ（indirect bandgap）の半導体であり、光-電変換効率が非常に低いです。嬉しいことに、2008年にアメリカのマサチューセッツ工科大学がゲルマニウム半導体レーザーの機能性を示しました。[6]n型の重いドーピングやストレッチ変形などの技術を用いることで、ゲルマニウム薄膜の間接バンドギャップを擬似直接バンドギャップ（pseudo-direct bandgap）に変えることができます。しかし、自由キャリア吸収（Free Carrier Absorption）効果により、レーザー閾値（臨界電流値、約280 mA/cm）が大幅に増加します。2）、ゲルマニウムレーザーの動作寿命が短く、動作の温度信頼性と安定性に不利です。そのため、現在はパッケージングやウェハボンディングなどの方法で、III-V族レーザー光源とシリコンフォトニクスのアクティブ/パッシブデバイスを統合することしかできません。しかし、パッケージングやウェハボンディングのコストは非常に高く、市場競争力に不利です。
反観、三つの次元の量子制限効果の恩恵を受けて、量子ドットは光励起子（エキシトン）を内部に効果的にロックするため、比較的小さな駆動電流閾値でレーザー発光を起動でき、より高温環境でも安定して動作することができます。さらに、量子ドット内の分散エネルギー準位は、量子ドットレーザーの単色光波長（スペクトル線幅は数十nmまたはそれより狭く、一般的なレーザー光源の線幅の1/10）を純化し、安定したパルスレーザーのモードロックとより長いレーザー寿命（万倍の時間）に寄与します。[5]さらに、量子ドットは調整可能な電子エネルギー構造の量子物理特性を持ち、配合を変更することで量子ドットの直径を調整し、発光波長を変えることができます。さらに、表面プラズモン共鳴（Surface plasmon resonance、SPR）などのエンジニアリングデザインを加えることで、量子構造レーザーの性能を最適化することができます。ジョン・バウアー教授は特に彼の研究室を紹介し、シリコンプラットフォーム上でシリカ薄膜をエッチングし、シリコンを露出させた後、選択的にInAs量子ドットをエピタキシャル成長させ、高品質の量子ドットレーザー光源の具体的な成果を示しました。
量子ドットレーザーの他に、窒化ケイ素/シリコン光導波路と統合できるゲルマニウム光検出器もシリコンフォトニクスプラットフォームを実現するための重要な基盤の一つです。ゲルマニウム半導体自体のバンドギャップエネルギーが約0.66 eVと小さいため、常に高いダークカレントの懸念が伴い、光電変換の信号対雑音比、検出能力（detectivity）に影響を与え、エネルギー損失を引き起こすことがあります。多くの研究が、光検出器の吸収領域構造に量子ドットを組み込むことで、ダークカレントを低下させ、光キャリアの寿命、熱安定性、光応答性を向上させ、検出光波長の調整やデバイスの厚さ/面積の縮小が可能であることを指摘しています。[7]したがって、量子ドットの光源と光検出器の技術研究も雨後の筍のように盛んに進展しています。
量子ドットレーザー光源やゲルマニウム光検出器などのデバイス製造の課題に加えて、シリコンフォトニクス技術の商業化におけるもう一つの実際的な技術的課題は、どのように正確かつ効率的な数値シミュレーションを用いて、シリコンフォトニクスの主および受動デバイス（例：半導体レーザー、光検出器、光変調器、光導波路、分光、集光など）を事前に設計し、全体のフォトニック集積回路システムの性能を評価するかということです。スタンフォード大学のイェレナ・ヴチコビッチ教授は、2024年IEDM国際会議での特別講演において、彼女の研究室が他のトップ研究機関、研究室、外延円製造業者との産学連携を通じて、高速で高性能な電磁（EM）シミュレーション分析ソフトウェアおよびハードウェア（Stanford Photonics Inverse Design Software, SPINS）を開発し、産学連携企業の成熟したプロセスを通じて、ミニチュア化されたフォトニック集積回路システムの検証を行ったことを示しました。[8]産学連携による逆設計を通じて、実験室とパートナーは拡張可能な量子および古典的シリコンフォトニクス集積光回路システムを成功裏に展示しました。例えば、データセンターアプリケーション向けの広帯域マルチチャネル光トランシーバモジュールや、炭化ケイ素プラットフォーム上で自作のミニチュアTi:サファイアレーザーを使用してシリコンホールの電子スピン量子ビットを制御することができます。
2.シリコンフォトニクス技術の量子計算における重要な役割
Jelena Vuckovic教授が言うように、シリコンフォトニクス技術は、従来の古典計算の計算速度を改善し、データセンターの伝送効率を向上させるだけでなく、量子計算の量子ビット技術の実際の発展を促進することが期待されています。実際、シリコンホールやイオントラップ量子ビットのいずれにおいても、シリコンフォトニクス集積回路が緊急に必要であり、量子状態を近くで操作または読み取ることで、真に量子ビットの動作を示すことができます。
常温で動作できるイオントラップ量子ビットに関する主張について、現在は主に光学テーブル上の光やマイクロ波信号を使用して、真空チャンバー内にあるイオントラップ量子ビットを遠隔操作しています。[9]イオントラップ量子ビットの量子状態情報を読み取る際も、光学デスクトップの高開口値レンズを通じて単一光子検出器に焦点を合わせます。常温、真空の環境で、イオントラップ量子ビットの機能性は確認されていますが、量子ビットの数を拡張し、実際の初期化/操作/量子状態の検出の忠実度を向上させる面で、イオントラップ量子技術は多くの技術的課題に直面しています。[9]
これは、複雑な光学素子と光ファイバー間のアライメント、機械的振動や熱雑音などの環境擾乱によって、多くの追加のノイズ源が生じ、イオントラップ量子ビットの読み取り忠実度が制限されるためです。真空環境でレーザー光源が直接光導波路を介してイオントラップ量子ビットを操作できれば、同時に光導波路を介して単一光子検出器を接続し、イオントラップ量子ビットの量子状態情報を直接読み取り、CMOS集積回路に出力して後続の信号処理を行うことができます。これにより、自由空間における光学素子の揺れやドリフト、遍在する電気ノイズを排除できるだけでなく、長すぎる光ファイバーや複雑な光学素子間のアライメントの問題も解消できます。イオントラップ量子ビットの読み取り忠実度を「向上」させるために大いに役立ちます。
3. シリコンフォトニクス技術は量子ビットにおける技術的課題に応用される
シリコンフォトニクスデバイス技術の研究開発は30年以上にわたっています。しかし、シリコンフォトニクスの研究開発は主に通信や古典的計算などのアプリケーションに焦点を当てています。開発されたシリコン光リンク技術（光導波管、光変調器、光検出器、さらには光源などのデバイス）は、高速、高帯域幅、高応答性、または高出力の光/電気信号を処理することに重点を置いており、通信アプリケーションに供されています。イオントラップ量子ビットのシリコンフォトニクスデバイスを制御または読み取るためには、低ノイズ、低ダークカレント、または極低出力（少数の光子）の近紫外線または可視光信号を処理できる必要があり、さらには低温環境下で安定して動作する必要があります。以下では、イオントラップ量子ビットアプリケーションに関して、シリコンフォトニクスデバイスの重要な技術要件と技術的課題について説明します。
集積化された窒化ケイ素光導波路と光格子
イオントラップ量子ビットの操作に一般的に用いられるレーザー光源の波長範囲は約 300-2000 nm で、近紫外、可視光および近赤外スペクトルをカバーします。残念ながら、現在シリコンフォトニクス技術で一般的に使用されるシリコン光導波路は紫外および可視光帯域での吸光率が高く、光学的損失が大きいため、イオントラップ量子ビット技術には適していません。むしろ、窒化ケイ素(Si3N4光波導は紫外線-可視波長範囲で透明であり、光を吸収せず、光学損失が低い。[10,11]窒化ケイ素はCMOSプロセス技術の中で一般的に使用される絶縁層、間壁層、保護層などの材料であり、通常の化学気相成長（CVD）プロセス方法を使用して堆積することができます。また、実際のアプリケーションに応じて、化学気相成長のプロセスレシピを微調整し、窒化ケイ素の化学組成を調整することも可能です（例：SixNy、さらには SiOxNy薄膜)および屈折率は、窒化シリコン光導波管のモード数、光制限、伝送損失などを調整するのに役立ちます。窒化シリコン光導波管は、シリコン光導波管がカバーできない可視光（400-1000nm）バンドを補うことができるため、近年、さまざまな実験チップの最適なプラットフォームとなっています。特に量子通信/計算において。[12]。
2020年スイス連邦工科大学[13]は、イオントラップチップと窒化ケイ素光導波路を一体化したイオントラップ量子論理ゲートを報告しました。実証されたイオントラップ量子論理ゲートは、シングルモード光ファイバで729 nmの可視光を窒化ケイ素光導波路に入射させ、真空・低温環境にあるイオントラップチップへ伝達するものです。この方法により、光学定盤上での光学アライメントや機械的振動、ビームスポットのドリフトといった問題を回避でき、量子論理ゲートの忠実度を改善できます。しかし、チューリッヒ工科大学が実証したイオントラップチップは、光変調器や単一光子検出器などのシリコンフォトニクス能動素子とはまだ統合されていません。これは、窒化ケイ素膜上でのゲルマニウムまたはシリコンゲルマニウムの結晶核形成の潜伏時間が非常に短く、窒化ケイ素薄膜上で選択的エピタキシャル成長法により高品質の単結晶ゲルマニウムまたはシリコンゲルマニウム薄膜を成長させることが困難なため、シリコンフォトニクス能動素子の作製を続けられないからです。(1)ウエハ接合方式により窒化ケイ素プラットフォーム上にSOIを接合してから、光能動層であるゲルマニウムまたはシリコンゲルマニウム薄膜をエピタキシャル成長させることは可能ですが[14]、または(2)STM、IHP社とトロント大学がSOIプラットフォーム上でシリコンゲルマニウム変調器とゲルマニウム光検出器を製作した後、PECVD窒化シリコン膜を堆積し、CMPで平坦化した後、上層の窒化シリコン光導波路を製作する。[14-16]しかし、後者が提案したトップレベルの窒化ケイ素光導波管のプロセスは、窒化ケイ素の脱水素化や密化の高温アニーリングプロセスを継続することが非常に難しく、窒化ケイ素光導波管内部の欠陥数を減少させることができません。この行為は、底部に位置する光アクティブ領域であるシリコンゲルマニウムとゲルマニウムのエピタキシャル薄膜の格子緩和を引き起こし、光アクティブデバイスの性能劣化をもたらします。これまでのところ、窒化ケイ素プラットフォーム上で、単結晶集積回路のゲルマニウム/シリコンゲルマニウム高速光変調器がある。[14]高速光検出器[14,15]およびレーザー光源[17]文献報告は非常に少ない。そのため、窒化シリコンプラットフォーム上で光アクティブデバイスを製造し、光の主/受動デバイスを統合することは重要な研究課題である。
集積回路上の単一光子検出器
量子ビットの量子状態信号は非常に微弱で、周囲の環境のノイズ干渉を受けやすいため、直接"内蔵"された単一光子検出器が必要であり、近くで迅速かつ正確にイオントラップ量子ビットの少数の光子数の変化を読み取り、検出する必要があります。できれば、窒化ケイ素光導波路を介して単一光子検出器とイオントラップ量子チップを直接接続し、"収集"と"検出"の光子間の干渉をできるだけ減らし、さらに大規模なイオントラップ量子ビットアレイの拡張と測定の実現可能性を高めることができます。一般的に、イオントラップ量子ビットが放出する光子の波長は主に300–500 nmですが、現在"技術的に最も成熟した"シリコンアバランシェ光電検出器は850 nmの光を検出でき、イオントラップ量子ビットの状態を直接検出することはできません。アメリカのNIST研究者は、自作の内蔵"超伝導"単一光子検出器を使用し、イメージングレンズやカメラを使用せずに、ほぼ完璧な精度（読み取り正確率99.9%以上）でベリリウムイオンの量子状態を読み取ることができます。[18]しかし、「超伝導」単一光子検出器は、絶対零度に近い環境で正常に動作する必要があります。NISTの報告によると、検出効率を効果的に向上させ、暗カウント率を低下させるためには、CMOS技術と互換性のある近紫外線シリコンベースの単一光子検出器が切実に必要です。また、単一石で窒化シリコン光導波路/光格子とシリコンベースの単一光子検出器を統合できるものが必要であり、結合損失とノイズをさらに低下させ、イオントラップ量子ビットの数を拡張する必要があります。
集積回路上の光源
イオントラップ量子チップと統合可能な単一光子検出器に加えて、窒化シリコン光導波路結合の可視光源は、イオントラップ量子チップを制御するための重要な要素です。ジョン・バウワー教授がIEDMの招待講演で述べたように、シリコン基板上で集積可能な光源を実現することは、シリコンフォトニクス技術の最大の課題でした。ましてや、窒化シリコン光導波路と統合可能な可視光光源は言うまでもありません。
文献では、ゲルマニウムナノ構造（量子井、量子線、さらには量子ドットなど）を使用することで、シリコンウェハ上に単結晶ゲルマニウム薄膜を成長させる際の欠陥問題を効果的に緩和できることが報告されています。特に、量子制限効果により、狭いゲルマニウム量子ドット内で電子-正孔波動関数の強い重なり結合が、ゲルマニウム量子ドットの光学遷移振動強度を大幅に増加させ、ゲルマニウム塊材がエネルギー-運動量（E-k）保存則を厳格に遵守しなければならないという呪縛を打破します。また、単一材料のゲルマニウム量子ドットの直径を調整することで、発光バンドギャップを変調し、異なる波長の光を発射することができ、異なる波長の光源を製作するために異なる塊材を選択しなければならないという制限を突破します。しかし、単一の量子ドットの発光体積は小さく、共振器内に配置する必要があります。レーザー光が量子ドット/共振器に照射されると、'パーセル効果'（Purcell effect）によって量子ドット内の光励起フォトン数が迅速に増加し、全体の発光品質因子が向上します。一般的な量子ドット共振器構造には、フォトニッククリスタル、マイクロディスク、マイクロリングがあります。フォトニッククリスタルアレイの構造設計の複雑性（テンプレートの厚さ、孔径、周期、欠陥モードまたはモードなど）と、超高要求の精密なプロセス（次元がミクロンレベルの孔（直径または周期）を露光するために先進的なマイクロリソグラフィーシステムを使用する必要があります）を考慮すると、ミクロンレベルのマイクロディスクやマイクロリングおよび共振器の設計と製作は相対的に容易であり、共平面（in-plane）光を発射することで隣接するバスウェイ導波路と結合し、チップ上の統合に有利です。
微型盤共振腔は、光場を円盤状の光密度媒質の中に制限することによって構成されており、微型環共振腔の端で円盤の径方向に沿って共振を達成し、光ファイバーの回音廊モード（whispering gallery mode, WGM）を生成します。微型盤共振腔構造は、電極や波導の設計と製作においてかなりの柔軟性とコスト優位性を持っています。近年、欧米の研究機関は、浮遊シリコン、ゲルマニウム、二酸化ケイ素、または窒化ケイ素の微型ディスク共振腔にさまざまな（例：シリコン、ゲルマニウム、CdSe）量子ドットを埋め込んだことを報告し、光励起微レーザーを示しています。フランスのCNRS-Univ.は、一連の論文を発表しました。[19]、ヒ化ガリウム基板上に、まず300nmの厚さのnをエピタキシャル成長させる。+-ゲルマニウム、リソグラフィーエッチングで浮遊ゲルマニウムミニディスクを作成した後、シリコンナイトライドを堆積してゲルマニウムミニディスクを覆い、伸張変形nを形成する。+-Geアクティブ層、光励起ゲルマニウムマイクロレーザーを示す。しかし、ゲルマニウムをガリウム砒素上に使用する（Ge-on-GaAs）方法は、シリコンプラットフォームに移行するのが非常に難しい。東京都市大学はP-I-Nゲルマニウム量子ドットマイクロディスクダイオードを提案した。[20]、近接する波導と結合し、電気的に光を励起することができます。しかし、ほとんどの量子ドットミニディスクはSOIプラットフォーム上で製造されており、可視光光源には適していません。量子ドット/窒化シリコンミニディスクの可視光光源の開発が急務であり、イオントラップ量子チップとの統合を円滑に行う必要があります。
本実験チームは2022年のフラッグシップIEDM国際会議で報告しました[21]。単結晶統合の窒化ケイ素導波管（光格子結合器と導波管コーンを含む）、ゲルマニウム量子ドットミニディスク光源、およびフォトン検出器などのコンポーネントは、近紫外-可視光のイオントラップセンサーアプリケーションに供することができます。図1に示すように。
__25K12uT49z.jpg "02 (2)")
Fig. 1 シリコン窒化物に埋め込まれたGe量子ドットフォトダイオードと光エミッター
__25K1232Fa4.png)
Fig. 2 SiO2/Ge量子ドットの自己組織化ヘテロ構造がSOI上のSi3N4マトリックス中に形成されており、これはTEM、HAADF STEM および元素Ge（緑）、N（赤）、O（白）のミクロ画像のEDSマッピングによって確認されました。
After P. W. Li et al., IEDM Tech. Dig. pp. 451-454 (2022).
Reference:
[1] Y. J. Mii, 「半導体産業の展望と新技術のフロンティア」, IEDM Tech. Digest, 1.1, 2024年12月
[2] S. K. Yeh et al., “次世代データ通信技術のためのシリコンフォトニクスプラットフォーム,” IEDM Tech. Digest, 23.3, 2024年12月
[3] C. H. Fann et al., “生成AIのための新しい並列デジタル光コンピューティングシステム（DOC）,” IEDM Tech. Digest, 31.7, 2024年12月
[4] H. Hsia et al., “EPIC-BOE: An electronic-photonic chiplet integration technology with IC processes for broadband optical engine applications,” IEDM Tech. Digest, 31.8, Dec. 2024
[5] J. Bower, “集積量子ドットレーザーと高容量シリコンフォトニック集積回路,” IEDM Tech. Digest, 23.1, 2024年12月
[6] RE Camacho-Aguilera et al., “An electrically pumped germanium laser,” Optics Express, vol. 20, no. 10, pp. 11316-11320, 2012
[7] Hongmei Liu, Fangfang Zhang, Jianqi Zhang, Guojing He, “量子ドット赤外線フォトディテクターの性能分析,” SPIEの議事録, vol. 8193, 81930J (2011)
[8] Jelena Vuckovic, “スケーラブルな量子および古典光子学,” IEDMダイジェスト, 26.3, 2024年12月
[9] K. Brown et al., “Materials challenges for trapped-ion quantum computers,” Nat. Rev. Mater. vol. 6, pp. 892–905 (2021).
[10] D. J. Blumenthal et al., “シリコンナイトライドにおけるシリコンフォトニクス,” Proc. IEEE, vol.106, 12 (2018).
[11] P. Munoz et al., “シリコンナイトライドフォトニック統合プラットフォームの可視光、近赤外線および中赤外線アプリケーション,” Sensors, vol.17, 2088(2017).
[12] A. Orieux et al., “最近の統合量子通信の進展,” J. Opt., vol. 18, 083002 (2016).
[13] K. Mehta et al., “統合光学多イオン量子論理,” Nature vol. 586, pp. 533–537 (2020).
[14] F. Boeuf et al., 「400 Gbit/s アプリケーション向けのシリコンフォトニクス技術」, IEDM Tech. Digest, pp. 775 (2019)
[15] S. Lischke et al., “シリコンナイトライド導波路結合67GHZ Geフォトダイオード非SOI PICおよびEPICプラットフォーム用,” IEDMテクニカルダイジェスト, pp. 779 (2019)
[16] W. Sacner et al., “モノリシックに統合された多層シリコンナイトライド-on-Si導波路プラットフォーム,” Proc. IEEE, vol. 16, 2232 (2018)
[17] S. Bao et al., “高ひずみゲルマニウムナノワイヤにおける低閾値光励起レーザリング,” Nat Comm. vol. 8, 1845 (2017)
[18] S. L. Todaro et al., “State readout of a trapped ion qubit using a trap-integrated superconducting photon detector” Phys. Rev. Lett. 126, 010501 (2021)
[19] A. Ghrib et al., “Tensile-strained germanium microdisks,” Appl. Phys. vol. 102, 221112 (2013)
[20] X. Xu, T. Maruizumi, and Yasuhiro Shiraki, “Waveguide-integrated microdisk light-emitting diode and photodetector based on Ge quantum dots,” Optics Exp., vol. 22, 3905 (2014)
[21] C. H. Lin, P. Y. Hong, B. J. Lee, H. C. Lin, T. George, and P. W. Li, “モノリシック統合されたトップSi3N4波導型ゲルマニウム量子ドットマイクロディスク光エミッタとPINフォトディテクタによるオンチップ超微細センシング,” IEDM Tech. Dig. pp. 451454, 2022年12月。
[22] C. H. Lin, P. Y. Hong, B. J. Lee, H. C. Lin, T. George, and P. W. Li, “自己組織化のゲルマニウム量子ドット/Si3N4 による、チップ上センシングのためのトップ Si3N4 ウェーブガイド型マイクロディスク光発生器と PIN フォトディテクタの単一モノリシック統合,” IEEE Trans. Electron Dev. vol. 70, no. 4, pp. 2113-2120 (2023)
