ESD 静電防護テストと設計サービス
静電放電(Electrostatic Discharge, ESD)は、集積回路の故障の主な要因の一つです。外部の静電気によってインターフェースの損傷、チップの焼損、または製品の故障を避けるために、設計段階と量産段階で完全な静電防護テスト静電防護設計とLatch-up検証。
MA-tekは提供します部品 → モジュール → システムの完全なESD防護認証サービスは、顧客にワンストップの静電気防護評価を提供し、製品の実環境における信頼性と安全性を全面的に向上させます。
MA-tekは、完全なESDテスト、Latch-up / 高温Latch-up、EOSテスト設備とTLP / VF-TLP行動分析を備えています。MIL、JEDEC、ANSI、IEC、ISO、AEC-Q国際規範に従って提供可能部品レベルからシステムレベルまで完全な静電気防護検証と技術コンサルティング。
| 機台 | 対応規格とモード |
|---|---|
| Zapmaster | HBM / MM / SCDM |
| MK1 | HBM / MM / LU / HT-LU |
| MK2 | HBM / MM / LU / HT-LU |
| MK4 | HBM / MM / LU / HT-LU / Transient-LU |
| ESDガン | IEC / ISO / AEC |
| Celestron | TLP / VF-TLP |
| Orion3 | CDM |
| EOSシステム | IEC EOS テスト |
1. ESD 本体テスト:HBM / MM / CDM
静電放電は極めて短い時間内に高電流の衝撃を生じるため、標準化されたモデルを用いて異なる状況における放電挙動をシミュレーションする必要があります。
| 試験 | シミュレーションシナリオ |
|---|---|
| HBM(ヒューマンボディモデル) | 人体接触による放電 |
| MM(Machine Model) | 機台金属衝突放電 |
| CDM(チャージドデバイスモデル) | ICが自己発電した後、瞬時に放電する |
Non-socket CDM
CDM現在は電場方式でサンプルの充放電を行っているため、テストにはハードウェアを使用する必要がなく、そのため「Non-socket CDM(NCDM)パッケージに対応可能
-
Thermo Fisher Scientific Orion / Orion3
-
電圧範囲:±25V ~ ±2000V(1Vステップ)
-
Orion3に搭載された6GHzオシロスコープは、高速放電波形をキャッチするために使用されます。
2.IC内部寄生回路は偶発的にトリガーされることがありますか?Latch-up /高温Latch-up
IC突波やノイズが発生した場合、内部の寄生回路が意図せずにトリガーされる可能性があり、この現象は大電流を引き起こし、最終的にはIC過熱による損傷を招きます。そのためLatch-up雖非「ESDテスト本体」だが、実際にはESD過程中最重要な延長検証の一つ。
高温Latch-up(HT-LU)
自動車用電子機器や高温アプリケーションでは、寄生導通が発生しやすいため、高温条件下でのテストが必要です。
-
設備:Thermonics T-2600BV
-
テスト範囲:+25°C ~ +150°C
-
標準治具は125°Cまで対応可能です。
-
125°C以上ではカスタム高温治具を使用する必要があります
- 車電 AEC-Q 要求必做HT-LU車の温度が非常に高いため、Latch-upが発生しやすくなります。
3. 比ESDより大きな過電圧ストレス:EOS(Electrical Over Stress)
EOSはシステム側で一般的な過電圧ストレスイベントであり、しばしばESD混淆だが、二者は異なる。EOSは、より持続時間の長い過電圧/過電流イベントであり、ICの破壊力がより大きく、実際の応用において最も一般的な故障の原因です。
-
設備:KAST KT-200SG
-
テスト範囲:±5V ~ ±200V(0.1Vステップ)
EOSテストは効果的に見つけることができます:
-
IO 過電圧損傷
-
システム側の高電流による熱破壊
-
接地不良や誤った抜き差しによる過渡的イベント
4. 車電 AEC-Q は ESD の厳格なバージョンです
車用電子は高温、高振動、長期間の運用などの特性を備えているため、AEC-Q100/AEC-Q101の信頼性規格はESDに対する要求が一般の電子製品よりも厳格です。
-
HBMすべてのクラスは測定する必要があり、飛び級はできません。
-
Latch-up高温Latch-upを実行する必要があります
-
CDMCorner Pinは車載電気の重要な検証項目です。
AEC-Q 強調完全性、厳格性、トレーサビリティ車載 IC の安全性を確保するためのコア標準です。
5. ESD性能と設計強度を判別する重要なツール:TLP / VF-TLP
TLP(Transmission Line Pulse)とVF-TLP(Very Fast TLP)は主にESD保護回路のI-V特性を分析するために使用されます。
-
TLPESDモデルの構築、耐性の分析。
-
VF-TLP:高速瞬時イベントのシミュレーション(例えばCDM、IEC)、先進プロセス、高速に適用されるIO、RCクランプ、Snapback行為分析。
| テスト項目 | TLP | VF-TLP |
|---|---|---|
| 上昇時間 | 0.2 / 2 / 10 ns | 0.2 ns(より高速) |
| 波長 | 100 ns | 1.25 / 2.5 / 5 ns |
| 最大パルス電流 | 40A | 30A |
| 最大開路電圧 | 2000V | 1500V |