チップ内部欠陥位置
チップ内部欠陥定位
チップ内部の欠陥定位は半導体の失敗分析における重要なステップであり、破壊または最小限の破壊の前提で、チップ内部で実際に異常が発生している場所を正確に特定することを目的としています。先進的なプロセスノードと高集積ICアーキテクチャの発展に伴い、欠陥は多層金属、複雑な相互接続、またはアクティブデバイス領域に隠れていることが多く、外観や単一の測定だけでは故障の原因を判断することが難しくなっています。したがって、系統的な欠陥定位プロセスを通じて範囲を徐々に絞り込み、後続の構造および材料分析のための明確な方向を確立する必要があります。
一般的なチップ内部欠陥の特定に関する問題
-
チップは機能異常だが外観は正常
-
電性量測は短絡（Short）または漏れ電流（Leakage）を示します
-
局部区域过热或电性不稳定
-
ESD / EOSによる損傷は内部構造の異常を引き起こす。
-
先進製程や高集積チップは従来の方法で故障位置を判断することができません。
MA-tekのチップ内部欠陥定位分析能力
MA-tekの多年にわたる半導体失敗分析の経験に基づいて、電気的特徴 → 欠陥信号 → 精密な位置決めの分析プロセスは、顧客が複雑な構造の中で真の欠陥の原因を効果的に特定するのを支援します。
01
電性特徵
(電性特徵)
02
欠陥信号
(欠陥信号)
03
精密な位置決め
(精密な位置決め)
