ESD 靜電防護測試與設計服務

ESD Testing & Design Service

靜電放電(Electrostatic Discharge, ESD)是造成積體電路失效的主要因素之一,為避免外界靜電造成介面損害、晶片燒毀或產品失效,必須在設計階段與量產階段進行完整的靜電防護測試、靜電防護設計與 Latch-up 驗證。

閎康 ESD測試能力
全方位的靜電防護解決方案

閎康科技提供從 元件 → 模組 → 系統 的完整 ESD 防護驗證服務,為客戶提供一站式的靜電防護評估,全面提升產品在真實環境中的可靠度與安全性。

 

01
ESD 測試
(HBM / CDM / MM / IEC)
services_icon01
02
Latch-up/高溫Latch-up
 
services_icon02
03
EOS 測試
 
services_icon03
04
TLP/VF-TLP 行為分析
 
services_icon04
05
Bonding與轉版設計
 
services_icon05
06
故障分析與改善建議
 
services_icon06

 

閎康科技具備齊全的 ESD測試、Latch-up / 高溫 Latch-up、EOS 測試設備與TLP / VF-TLP 行為分析,符合 MIL、JEDEC、ANSI、IEC、ISO、AEC-Q 等國際規範,可提供元件級到系統級完整靜電防護驗證與技術諮詢。

 

機台 支援規範與模式
Zapmaster HBM / MM / SCDM
MK1 HBM / MM / LU / HT-LU
MK2 HBM / MM / LU / HT-LU
MK4 HBM / MM / LU / HT-LU / Transient-LU
ESD GUN IEC / ISO / AEC
Celestron TLP / VF-TLP
Orion3 CDM
EOS System IEC EOS 測試
 

 

ESD 測試全貌
從「靜電本體」到「失效行為」的完整驗證架構

1. ESD 本體測試:HBM / MM / CDM

靜電放電會在極短時間內產生高電流衝擊,因此需要以標準化模型模擬不同情境中的放電行為:

 

測試 模擬情境
HBM(Human Body Model) 人體觸碰造成放電
MM(Machine Model) 機台金屬碰撞放電
CDM(Charged Device Model) IC 自己帶電後瞬間放電

Non-socket CDM

CDM現今都是以電場方式去做樣品的充放電,所以測試不需要使用硬體,故也叫Non-socket CDM(NCDM),可支援任何封裝

  • Thermo Fisher Scientific Orion / Orion3

  • 電壓範圍:±25V ~ ±2000V(1V step)

  • Orion3 搭載 6GHz 示波器,用於捕捉高速放電波形

 

2. IC內部寄生電路是否會意外觸發:Latch-up / 高溫 Latch-up

IC在遭受突波或雜訊時,可能引發內部寄生電路意外觸發,此現象會引發大電流產生,最終導致IC過熱損壞,因此Latch-up雖非「ESD 測試本體」,卻是 ESD 過程中最重要的延伸驗證之一。

 

高溫 Latch-up(HT-LU)

車用電子及高溫應用更容易引發寄生導通,因此需在高溫條件下測試。

  • 設備:Thermonics T-2600BV

  • 測試範圍:+25°C ~ +150°C

  • 標準治具可至 125°C

  • 高於 125°C 需使用客製高溫治具

  • 車電 AEC-Q 要求必做 HT-LU,因為車子溫度很高,更容易觸發 Latch-up。

 

3. 比ESD更大的過電性應力:EOSElectrical Over Stress

EOS 是系統端常見的過電性應力事件, 經常與 ESD 混淆,但兩者不同。EOS 是一種持續時間更長的過電壓/過電流事件,對 IC 的破壞力更大,也是實際應用中最常見的失效來源。

  • 設備:KAST KT-200SG

  • 測試範圍:±5V ~ ±200V(0.1V steps)

 

EOS 測試能有效找出:

  • IO 過壓損壞

  • 系統端高電流引起的熱破壞

  • 接地不良、錯誤插拔造成的瞬態事件

 

4. 車電 AEC-Q 是 ESD 的嚴格版本

車用電子具備高溫、高震動、長期運作等特性,因此 AEC-Q100/AEC-Q101 的可靠度規範對 ESD 的要求比一般電子產品更嚴格:

 

  • HBM:所有 Class 皆需測,不可跳級

  • Latch-up:需執行「高溫 Latch-up」

  • CDM:Corner Pin 為車電關鍵驗證項目

 

AEC-Q 強調完整度、嚴苛性、可追溯性,是確保車載 IC 安全性的核心標準。

 

5. 判讀 ESD 效能與設計強度的重要工具:TLP / VF-TLP

TLP(Transmission Line Pulse)與 VF-TLP(Very Fast TLP)主要用於分析 ESD 防護電路的 I-V 行為。

  • TLP:建構 ESD 模型、分析耐受能力。

  • VF-TLP:模擬高速瞬態事件(如 CDMIEC),適用於先進製程、高速 IORC clampSnapback 行為分析。

 

測試項目 TLP VF-TLP
上升時間 0.2 / 2 / 10 ns 0.2 ns(更高速)
波寬 100 ns 1.25 / 2.5 / 5 ns
 最大脈衝電流  40A  30A
最大開路電壓 2000V 1500V

 

Contact
聯絡窗口
上海實驗室

朱先生

Ext. +86-21-5079-3616 ext:7033
台灣實驗室

劉先生

Ext. +886-3-6116678 ext:4526
wechat

隱私權偏好設定中心

我們使用 Cookie 以允許我們網站的正常工作、個性化設計內容和廣告、提供社交媒體功能並分析流量。我們還同社交媒體、廣告和分析合作夥伴分享有關您使用我們網站的信息

查看隱私權政策

管理同意設定

必要的Cookie

一律啟用

網站運行離不開這些 Cookie 且您不能在系統中將其關閉。通常僅根據您所做出的操作(即服務請求)來設置這些 Cookie,如設置隱私偏好、登錄或填充表格。您可以將您的瀏覽器設置為阻止或向您提示這些 Cookie,但可能會導致某些網站功能無法工作。