銅混合接合技術の革新的な突破：三次元集積回路と先進パッケージングの鍵技術

銅混合接合技術の革新突破：

3D集積回路と先進パッケージの鍵技術

陳冠能 教授、劉昱論

陽明交通大学 電子研究所

-

前言

3D集積回路（3D IC）技術は、半導体産業の革新を推進する重要な技術として徐々に注目を集めています。人工知能（AI）、高性能計算（HPC）、5G通信、IoTなどのアプリケーションの発展に伴い、従来のムーアの法則（Moore’s Law）は飽和状態に達し、平面微細化による性能向上の手法は物理的限界に直面しています。3D ICは、複数のチップやウェハを垂直に積み重ねることでこの制約を突破し、より高い計算性能、より低い消費電力、そしてより密接なシステム統合を実現します。従来の2D ICと比較して、3D ICはチップ内部およびチップ間の相互接続距離を大幅に短縮し、寄生抵抗と寄生容量を大幅に低減することで、信号伝送速度を向上させ、電力損失を減少させ、全体の帯域幅を向上させます。これにより、高帯域幅メモリ（HBM）、AIアクセラレーター、データセンターなどのアプリケーションに最適な選択肢となります。さらに、3D IC技術は異種統合を促進し、異なるプロセスノード、異なる材料、さらには異なる機能を持つコンポーネントが単一パッケージ内で協調して動作できるようにします。例えば、プロセッサ（CPU/GPU）、メモリ（DRAM）、RF（無線周波数）、センサーなどの異種チップをコンパクトなパッケージに統合することで、システム性能を向上させるだけでなく、コストを最適化し、設計の柔軟性を高めることができます。 [1], [2]。

より高い計算性能、より低い遅延、そしてより高いエネルギー効率の電子部品に対する需要が増大する中、半導体産業は急速に三次元集積回路技術に向かっています。より低い消費電力とより高い入出力（I/O）密度のニーズを満たすために、集積回路（IC）相互接続技術の進化が促進されています。従来、フリップチップ技術は、標準的な相互接続方法として、効率的なチップとパッケージの間にスズボール（ソルダーバンプ）を使用しており、その間隔は通常100µmを超えています[1]。しかし、この大きな間隔のスズボール相互接続方式は、寄生抵抗と寄生容量の影響を受け、信号減衰とエネルギー消費の増加を引き起こし、最終的には信号の完全性と消費効率に影響を与え、全体のシステム性能を制限します[3]。統合密度を向上させ、高帯域幅メモリ（HBM）スタッキングやその他の先進的なパッケージングアプリケーションを実現するために、業界はマイクロバンプ技術に移行し、その間隔は10〜50µmに縮小されました。しかし、マイクロバンプは依然として根本的な課題に直面しており、例えば電気移動（エレクトロマイグレーション、EM）、接触抵抗の増加、そして底部充填剤（アンダーフィル）による信頼性の問題などがあり、これらの問題は相互接続技術のさらなる微細化を妨げています[4]。

これらの課題を解決するために、ハイブリッドボンディング技術（Hybrid bonding）が登場し、画期的な解決策となりました。この技術は、10 µm未満の間隔で直接の銅対銅接合（Cu-to-Cu bonding）および誘電体対誘電体接合（Dielectric-to-dielectric bonding）を実現し、はんだの必要性を排除し、相互接続の寄生効果を大幅に低減し、信号の完全性と電力効率を大幅に向上させます[5],[6]。最近のウェーハ対ウェーハ（W2W）およびチップ対ウェーハ（D2W）ハイブリッドボンディング技術の進展により、相互接続間隔はサブミクロンレベル（Sub-micron）に進展し、高密度3次元システムオンチップ（3D-SoC）アーキテクチャの実現にとって重要であり、高帯域幅、低遅延データ転送を必要とするアプリケーション、人工知能（AI）アクセラレーター、データセンターアーキテクチャ、先進的なモバイルプロセッサにさらに拡張できます[7],[8]。さらに、ハイブリッドボンディングの優れた熱安定性と機械的安定性により、異種統合を促進し、異なる材料と機能要素をコンパクトで高性能なシステムアーキテクチャにシームレスに統合することができます[9]。

発展の軌跡

混合接合は、チップ、ウェーハ、基板などの二つの構造を積み重ねるために使用でき、各構造は金属と周囲の誘電体材料で構成されています。混合接合プロセスでは、金属材料と誘電体材料がそれぞれ接合されます。現在、混合接合は3D IC統合の最終技術の一つと見なされていますが、混合接合の発展以前、最初の3D IC統合技術は銅対銅（Cu-to-Cu）接合技術から始まりました。1999年から2002年の間に、マサチューセッツ工科大学（MIT）のReif研究チームは、キャリアウェーハ（Si carrier）、薄化技術（Thinning Technology）、および銅対銅直接接合を使用したウェーハレベルの3D統合ソリューションを提案しました。熱損傷を避けるために、銅対銅接合の最高温度は400°Cに制限され、CMOSプロセスの熱予算に適合しています。2001年、陳冠能教授はReifチームの中で、銅対銅接合が400°Cで成功裏に行えることを証明し、その接合界面が完全に消失することを示し、この技術の実現可能性を証明しました。熱圧接合条件は400°Cおよび400 mbarで、30分間持続し、その後窒素（N₂）環境下で400°Cで30分間アニールされました。この400°Cの接合温度は、その後の混合接合プロセスの発展に継続して適用されました。

2000年から2005年の間に、陳冠能教授は銅対銅接合に関する大量の研究を発表しました。これには、形態の変化、接合強度、接合パラメータの基準、および電気的特性が含まれます[11-14]。テスト結果は、良好な銅対銅接合構造の平均接触抵抗が約1×10⁻⁸ Ω−cm²であり、最低で1.2×10⁻に達することを示しています。⁹Ω−cm² [14]。2006年、陳冠能教授がIBMで働いていた時、国際半導体の重要な会議IEDMで銅対銅接合に関する包括的な研究を発表し、構造設計とパターンの考慮を含みました [15]。しかし、従来の銅対銅接合の方案では、銅の周りに他の材料がなく、銅の腐食や全体的な接合強度不足などの潜在的な信頼性問題を引き起こす可能性があります。これらの問題は、底部充填樹脂を使用して銅接合インターフェースの隙間を埋めることで解決できますが、銅パッドの高さが数ミクロンしかないため、この方法は非常に困難です。さらに、底部充填樹脂の方法はチップレベルの接合にのみ適用され、ウェーハレベルの接合には適用されません。

これらの問題を解決するために、研究者たちは銅対銅接合の前に周囲の誘電体材料を追加するという直感的な解決策を提案しました。適切な誘電体材料には二酸化ケイ素（SiO₂）や高分子材料が含まれます。理想的な接合シナリオは、銅対銅と誘電体対誘電体の接合を同時に実現することです。2005年、RPIのGutmannとLuのチームは、200mmウェーハレベルのCu/BCB（ベンゾシクロブテン）熱圧接合技術を成功裏に示しました。10,000 Nの圧力を使用し、250°Cで30分間加熱した後、350°Cに温度を上げてさらに30分間保持しました（図3参照）[16]。この技術は同年に正式に「ハイブリッドボンディング（Hybrid Bonding）」と名付けられ、以来、研究者たちはCu/Polymer（ポリマー）およびCu/SiO₂構造に基づく理想的なハイブリッドボンディング技術の開発を始めました。ポリマーの順応性（compliance）を利用するために、IBMの科学者たちは「ロックとキー（Lock-and-Key）」ハイブリッドボンディング構造を開発しました。この構造では、上層ウェーハの銅パッド/銅ピラー構造が「ロック」として機能し、下層ウェーハのポリマー（ポリイミドなど）は大きな孔を持ち、「キー」として機能し、銅パッド/銅ピラー状の構造を収容します。図4に示すように、この300mmウェーハレベルの接合方案は成功裏に示され、タングステン貫通シリコン孔（W TSV）を利用して接合を研磨後のウェーハから外部に導通させました[18]。

図5. Cu/SiO₂ ハイブリッドボンディングの概略図 [20]

IBMの研究経験と成果に基づき、陳冠能教授は陽明交通大学に加入後、IBMの元同僚と協力して「ロックとキー」ソリューションに基づく300mmウエハレベルのCu/SiO₂ハイブリッド接合を成功裏に示し、信頼性テストを完了しました[19],[20]。図5に示すように、熱圧接合条件は400°Cで1時間、10,000 Nの圧力をかけ、2×10⁻⁴ torrの真空環境で行われました。

熱圧Cu/SiO₂混合接合を考慮する際、最も理想的な方法は、ダマスカス銅とその隣にある二酸化ケイ素の誘電体材料を接合媒体として直接使用することです。しかし、ダマスカスプロセスの特性により、銅表面には通常、最大50nmの深さの凹みが存在し、具体的な数値は銅パッドのサイズによって異なります。図6を例にとると、銅表面は二酸化ケイ素表面より約20nm低いです[21]。このように小さな凹みであっても、銅接合の表面形状が悪化する原因となります。なぜなら、より硬い二酸化ケイ素表面が先に接触し、銅パッドの中央の接触を妨げるからです。したがって、ダマスカス構造に基づく混合接合の開発は大きな課題となり、この問題は約20年前に提起されました。興味深いことに、ダマスカス銅の独特の特性が、研究者たちに別の混合接合技術、すなわち「直接接合相互接続（Direct Bond Interconnect, DBI）」の開発を促しました。DBIは当初「混合接合」という用語を使用していませんでしたが、その核心概念は一致しています：凹みのある銅パッドと周囲に二酸化ケイ素を覆ったウェハまたはチップが、まず酸化物対酸化物（Oxide-to-oxide）接合によって室温で接合されます。その後、銅対銅接合温度（例えば400°C）のアニールプロセス中に、銅の熱膨張係数（CTE）が二酸化ケイ素よりも大きいため、銅の凹みが填充され、最終的に銅パッドの膨張接触と接合が形成されます。図7に示すように[22]。

注目すべきは、この方法が銅対銅接合時に圧力をかけたり真空環境を使用したりする必要がなく、量産の可能性を持っていることです。また、酸化物対酸化物接合は室温で行うことができ、熱圧接合と比較してプロセス時間が大幅に短縮され、生産能力も向上します。

図8. 混合接合を使用したスタックCISの横断面の概略図 [22]

上記の利点により、DBI——後に広く混合接合と呼ばれる——は業界の注目を迅速に集め、実際の製品に応用されました。混合接合が成功裏に応用された最初の商業ケースはCMOSイメージセンサー（CIS）です。この技術によりCISはより小さな画素サイズとより高い画素密度を実現し、解像度を向上させることができましたが、センサーの全体サイズを増加させる必要はありませんでした。さらに、混合接合はセンサーとロジック層の間の相互接続距離を短縮し、接続間隔を小さくすることで、寄生容量を低下させ、消費電力効率を向上させ、ノイズを減少させました。特に低光環境下での画像品質の改善は顕著です。図8に示すように、このCISは混合接合技術を使用しています [22]

現在の技術成果と現状

他の業界の努力と同様に、imec研究チームも混合接合技術の開発に積極的です。従来の材料とは異なり、imecは窒化ケイ素炭素（SiCN）を誘電材料として使用しています。窒化ケイ素炭素は、後段相互接続（BEOL）に広く使用される材料で、非常に低い表面粗さ（CMP後わずか0.1 nm）を持ち、窒化ケイ素炭素同士の接合エネルギーは非常に高いです。最近、imecのE. Beyneチームは、間隔が400 nmに達するウエハーレベルの混合接合を成功裏に示しました。銅パッドのサイズはわずか200 nmで、図9に示されています[23]。これらの細間隔混合接合の結果は、三次元集積回路の統合を通じて高密度相互接続を実現する可能性を示しています。

図9. 400nm間隔のハイブリッドボンディングインターコネクト [23]

接合温度と応力、反り、及び部品の性能が密接に関連しているため、400°Cの接合温度はCMOSの熱予算に適合していますが、より低温の接合技術の開発は依然として重要な課題です。銅対銅接合は通常300-400°Cの高温を必要としますが、その主な理由は銅表面に酸化層が存在し、この酸化物が2つの基板からの銅原子の相互拡散を妨げるためです。したがって、銅原子の拡散と結晶粒成長を促進し、接合を実現するためには十分に高い温度を提供する必要があります。陳冠能教授の研究チームは、金属パッシベーション層（Metal passivation layer）を利用した低温銅対銅接合技術を成功裏に示しました。銅表面に約10 nmの極薄の金属パッシベーション層を堆積することで、銅の酸化を効果的に防ぐことができます。

この技術では、特定の金属をパッシベーション層として使用する際、接合プロセス中に銅原子が薄いパッシベーション層の結晶境界を通過して接合界面に到達する傾向があります。この時、二つの基板からの銅原子は酸化の影響を受けていないため、スムーズに接合構造を形成することができます。特に、この現象は金、銀、パラジウム、チタンなどの特定の金属にのみ発生します。さらに、研究によれば、銅原子の拡散経路は主にパッシベーション層の結晶境界を通じて行われ、パッシベーション層の厚さと表面粗さが接合の成功に影響を与える重要な要素です。この銅対銅接合のプラットフォームでは、適切にパッシベーション層の厚さと表面粗さを制御することで、室温に近い40°Cの接合温度を達成し、その後のアニーリングによって接合強度を向上させることができました[25]。一般的に、金属パッシベーションに基づく銅対銅接合技術は、ウエハ対ウエハ（W2W）およびチップ対ウエハ（C2W）の二つのスケールで成功裏に示されており、接合温度は150°C未満にすることができます。図11に示すように、金属パッシベーション層を用いたCu/SiO₂混合接合技術は、優れた信頼性を示すだけでなく、良好な電気性能も備えています[26]。最低温度での接合を実現できるだけでなく、金属パッシベーション層の原理は表面の金属薄膜による保護に由来し、銅材料の結晶粒や結晶方位を意図的に変更していないため、応用においてサイズの微縮に制約されることはありません。

未来のトレンドと結論

混合接合は通常、高性能計算（HPC）および高帯域幅メモリ（HBM）技術ノードに関連しているため、高い良品率と高い信頼性を持つ多チップスタックが標準的な要求となる。しかし、スタックには複数の薄型チップが関与し、混合接合プロセスは温度上昇を伴うため、接合システム内に著しい応力とワープを生じ、後続のプロセスやパッケージングに影響を与える。そのため、低温混合接合技術の開発は重要な課題である。また、適切な混合接合材料（特に誘電体材料）を選択することは、適切な接合方法（DBIまたはTCBなど）を決定する上で非常に重要である。例えば、SiCNは混合接合に成功裏に適用されており、さまざまなポリマー材料も接合温度と加工時間を低下させるために提案されている。さらに、業界ではより低温での接合を実現するために銅の代替材料についても検討されている。最後に、精密な混合接合装置は、成功した接合結果を確保するための重要な要素である。高度なクリーンルーム環境が必要なだけでなく、接合プロセス中の表面状態と粒子制御は接合装置の性能に大きく依存している。また、アライメント精度は混合接合の銅パッド間距離とサイズ制御にとって非常に重要である。今後のロジックとメモリスタックアプリケーションにおいて、相互接続密度の向上に伴い、サブミクロンレベルのアライメント誤差制御が基本的な要求となっている。そのため、混合接合装置の精度と性能は非常に重要である。

過去20年間、ハイブリッドボンディング技術は三次元集積回路と先端パッケージングの分野で顕著なブレークスルーを遂げてきました。銅対銅接合とDBI接合の発展に伴い、この技術はウエハ対ウエハおよびチップ対ウエハのプロセスに広く応用され、継続的な技術革新を推進してきました。ハイブリッドボンディングはシステムの小型化、性能、効率の限界を絶えず押し広げています。低温ハイブリッドボンディングや微細ピッチ相互接続などの主要技術の発展は多くの課題を解決し、先進半導体システムの厳しい要求に応えてきました。今後は、材料開発、接合およびCMP装置の改善、そして新しい接合手法が、コスト低減、歩留まり向上、反りの低減、マルチチップスタックの応力管理といった残された課題を克服する上で重要な役割を果たすでしょう。これらの重要課題を解決することにより、ハイブリッドボンディング技術は高密度、低消費電力、高信頼性の半導体デバイスの発展において重要な役割を担うことになります。

Reference:

[1] R. Reif, A. Fan, Kuan-Neng Chen, and S. Das, "三次元集積回路の製造技術," 国際品質電子設計シンポジウム予稿集, サンノゼ, CA, アメリカ, 2002, pp. 33-37, doi: 10.1109/ISQED.2002.996687.

[2] V. Chidambaram et al., “ハイブリッドボンディングのための誘電体材料の特性評価,” Proc. IEEE 71st Electronic Components and Technology Conference (ECTC), 2021, pp. 426-428. DOI: 10.1109/ECTC32696.2021.00078.

[3] K. N. Chen, A. Fan, C. S. Tan, and R. Reif, "Microstructure Evolution and Abnormal Grain Growth During Copper Wafer Bonding," Applied Physics Letters, vol. 81, no. 20, pp. 3774-3776, 2002.

[4] T. 福島, T. 田中, M. 小柳, "シリコン貫通ビアとマイクロバンプを用いた三次元統合技術," 日本応用物理学会誌, vol. 47, no. 4S, pp. 2801-2808, 2008年4月.

[5] C. S. Tan, K. N. Chen, and S. J. Koester, "Wafer-Level 3-D Integration Technology," IEEE Transactions on Electron Devices, vol. 55, no. 3, pp. 1003-1010, Mar. 2008.

[6] K. N. Chen, 「低温銅－銅直接接合の進展」, IEEE Components, Packaging and Manufacturing Technology Transactions, 第7巻, 第4号, pp. 557-567, 2017年4月.

[7] B. Zhang, F. Niklaus, G. Stemme, and E. Beyne, "Scaling Cu/SiCN Wafer-to-Wafer Hybrid Bonding Down to 400 nm Interconnect Pitch," IEEE 74th Electronic Components and Technology Conference (ECTC), Denver, CO, USA, 2024, pp. 312-318.

[8] M. Motoyoshi, "Through-Silicon Via (TSV)," Proceedings of the IEEE, vol. 97, no. 1, pp. 43-48, Jan. 2009.

[9] E. Beyne, "3Dシステム統合：ハイブリッドボンディングとその先に," IEEE国際電子デバイス会議（IEDM）、サンフランシスコ、CA、USA、2019年12月、pp. 676-679.

[10] Kuan-Neng Chen, Andy Fan, and Rafael Reif, "Microstructure Examination of Copper Wafer Bonding," Journal of Electronic Materials, 30, pp 331- 335, 2001.

[11] K. N. Chen, A. Fan, C. S. Tan and R. Reif, “銅ウエハー接合中の微細構造の進化と異常な結晶成長,” Applied Physics Letters, 81(20), pp 3774-3776, 2002.

[12] K. N. Chen, A. Fan, C. S. Tan, and R. Reif, “Temperature and Duration Effect on Microstructure Evolution during Copper Wafer Bonding”, Journal of Electronic Materials, 32(12), pp 1371-1374, 2003.

[13] K. N. Chen, C. S. Tan, A. Fan and R. Reif, "銅ウエハー接合の形態と結合強度", Electrochemical and Solid-State Letters, 7(1), pp G14- G16, 2004.

[14] K. N. Chen, A. Fan, C. S. Tan, and R. Reif, “接合された銅相互接続の接触抵抗測定に関する三次元統合技術”, IEEE電子デバイスレター, 25(1), pp 10-12, 2004.

[15] Kuan-Neng Chen, Sang Hwui Lee, Paul S. Andry, Cornelia K. Tsang, Anna W. Topol, Yu-Ming Lin, JianQiang Lu, Albert M.Young, Meikei Ieong, and Wilfried Haensch, “Structure Design and Process Control for Cu Bonded Interconnects in 3D Integrated Circuits”, 2006 International Electron Devices Meeting (IEDM), pp. 367-370, San Francisco CA, Dec. 11-13, 2006.

[16] J. J. McMahon, J.-Q. Lu と R. J. Gutmann, "ダマスカスパターンの金属/接着剤再配分層のウエハボンディングによるビアファースト三次元（3D）相互接続," Proceedings Electronic Components and Technology, 2005. ECTC '05., Lake Buena Vista, FL, USA, 2005, pp. 331-336 Vol. 1, doi: 10.1109/ECTC.2005.1441287.

[17] R.J. Gutmann, J.J. McMahon, S. Rao, F. Niklaus, and J.- Q. Lu, “Wafer-Level Via-First 3D Integration with Hybrid-Bonding of Cu/BCB Redistribution Layers”, Proceedings of International Wafer-Level Packaging Congress (IWLPC), pp. 122-127, SMTA, Nov. 2-4, 2005.

[18] R. R. Yu, F. Liu, R. J. Polastre, K.-N. Chen, X. H. Liu, L. Shi, E. D. Perfecto, N. R. Klymko, M. S. Chace, T. M. Shaw, D. Dimilia, E. R. Kinser, A. M. Young, S. Purushothaman, S. J. Koester and W. Haensch, “Reliability of a 300-mm-compatible 3DI technology based on hybrid Cu-adhesive wafer bonding”, 2009 Symposia on VLSI Technology and Circuits, Kyoto, Japan, Jun. 15-18, 2009.

[19] K. N. Chen, T. M. Shaw, C. Cabral, Jr., and G. Zuo, “Reliability and structural design of a wafer-level 3D integration scheme with W TSVs based on Cu-oxide hybrid wafer bonding”, 2010 International Electron Devices Meeting (IEDM), San Francisco CA, Dec. 6-8, 2010.

[20] 陳冠能、徐正、呂江強、「ウエハレベルのCu-酸化物ハイブリッドボンディングの電気的性能とアライメントの調査」、IEEEエレクトロニクスデバイスレターズ、32(8)、pp. 1119-1121、2011年8月。

[21] K.N. Chen, C.K. Tsang, A.W. Topol, S.H. Lee, B.K. Furman, D.L. Rath, J.-Q. Lu, A.M. Young, S. Purushothaman, and W. Haensch, “Cuボンドパッドの製造性の向上と3D集積回路およびパッケージにおけるシール設計の実装”, 第23回国際VLSIマルチレベル相互接続（VMIC）会議, フリーモントCA, 2006年9月25-28日.

[22] Y. Kagawa et al., "An Advanced CuCu Hybrid Bonding For Novel Stacked CMOS Image Sensor," 2018 IEEE 2nd Electron Devices Technology and Manufacturing Conference (EDTM), Kobe, Japan, 2018, pp. 65-67, doi: 10.1109/EDTM.2018.8421453.

[23] B. Zhang et al., "Scaling Cu/SiCN Wafer-to-Wafer Hybrid Bonding down to 400 nm interconnect pitch," 2024 IEEE 74th Electronic Components and Technology Conference (ECTC), Denver, CO, USA, 2024, pp. 312- 318, doi: 10.1109/ECTC51529.2024.00058.

[24] 黄彦平、簡玉珊、曾若寧、陳冠能、「150 °CにおけるPdパッシベーションを用いたCu–Cuボンディングの実証と電気的性能」、IEEE Transactions on Electron Devices、62(8)、pp. 2587-2592、2015年8月。

[25] 鍾傑洪、劉徳敏、謝舒婷、胡漢文、翁名偉、卓志毅、劉瑞翰、陳冠能、「室温での銅－銅直接接合技術：3D集積とパッケージングのための濡れ／不動態化スキームの活用」、2022 VLSI技術・回路シンポジウム、ホノルル、ハワイ、2022年6月12日～17日。

[26] Demin Liu, Po-Chi Chen, Chien-Kang Hsiung, Shin-Yi Huang, Yan-Pin Huang, Steven Verhaverbeke, Glen Mori, Kuan-Neng Chen, 「低温Cu/SiO2ハイブリッドボンディングと金属パッシベーション」, 2020 VLSI技術および回路に関するシンポジウム, バーチャルカンファレンス, 2020年6月14日-19日.