【MAFT 2026 | H2技術研討會】「晶」動未來：從記憶體、矽光子到量子運算的下一波技術革命

陽明交大 

柯明道 教授

清華大學

陳燦耀 教授

台灣大學

劉致為 教授

海報展示暨交流討論

午餐餐敘

下午－MAFT 研討會 (實體/線上活動)

報到

開場

清華大學

巫永賢 教授

主題：從抗輻射挑戰到可靠度設計：鐵電記憶體於未來太空電子的發展契機

隨著低軌衛星、太空邊緣運算（Space Edge Computing）及 Agentic AI 快速發展，未來太空系統對於高效能、低功耗且具備抗輻射能力之非揮發性記憶體需求日益增加。相較於傳統快閃記憶體以電荷儲存資料，鐵電場效電晶體記憶體（FeFET）以鐵電極化方向作為資訊載體，具有低電壓操作、非破壞性讀取以及優異抗輻射潛力等優勢，因此被視為下一世代太空電子與智慧運算系統的重要候選技術。

本演講將首先介紹輻射對半導體元件的主要損傷機制，包括總劑量效應（TID）、單一事件效應（SEE）以及氧空缺與介面缺陷所造成的可靠度問題。接著說明基於HfO₂ 之鐵電記憶體之抗輻射發展歷程與，並分享本研究團隊近年在 HfZrOₓ（HZO）FeFET 抗輻射研究上的系統性成果，包括介面工程（AlON 介面層）、通道工程（p 型與 Ge 通道）、鐵電材料組成工程（Zr 濃度最佳化與組成梯度 HZO）以及高能質子輻射驗證等研究成果。同時，本演講也將介紹本團隊與閎康科技合作開發之創新超晶格( Superlattice)+固溶體(Solid Solution)堆疊結構，並進一步探討其在抗輻射鐵電記憶體中的應用潛力，突顯先進材料分析、製程結構設計與缺陷工程在新世代可靠度工程中的關鍵角色，以及建立抗輻射記憶體設計框架的重要性。

最後將從未來應用角度出發，探討鐵電記憶體於自主衛星系統、太空邊緣運算及未來太空資料中心（Space Data Center）等應用場景中的發展潛力。

陽明交大

洪瑞華 教授

此主題涵蓋了從技術驅動力、核心封裝演進、異質整合方法到產業生態圈的全方位分析：此主題涵蓋了從技術驅動力、核心封裝演進、異質整合方法到產業生態圈的全方位分析：

1. 技術驅動力：AI/ML 帶來的傳輸變革

• 需求背景：隨著 AI 與機器學習（ML） 浪潮興起，資料中心內部的數據交換量大增，傳統的電訊號傳輸在頻寬與延遲上已面臨瓶頸。
• 解決方案：技術演進促使資料中心內部改由光訊號取代電訊號進行傳輸交換，以達成極高性能計算的需求。

2. 封裝架構的演進：從插拔式到共封裝光學 (CPO)

• 傳統架構：插拔式光收發模組（Pluggable Transceiver）將光引擎設置在 PCB 載板上，雖然技術成熟但傳輸路徑較長。
• 先進架構 (CPO)：將光引擎直接設計在 IC 載板上，透過先進封裝將 PIC（光學晶片）與 EIC（電子晶片）包在一起。

• CPO 1.0：傳輸速率約 100 Gb/s，多採 2D/2.5D 封裝，雷射光源採外掛式（ELS）。
• CPO 2.0：傳輸速率提升至 200 Gb/s 以上，採 2.5D/3D 封裝，雷射內嵌於 PIC 晶片中，可減少 30% 以上的模組面積。

3. 核心整合技術：矽光子與異質整合•

• 整合方案比較：來源比較了純矽（Pure Silicon）、磷化銦（InP）與**異質整合（Hybrid）**三種架構。

• 異質整合被視為「截長補短」的最佳路徑，能同時達成高元件集成度、小體積與中低成本。

• 整合方法：

• 異質整合 (Heterogeneous Integration)：將材料結合後再進行元件製程（如 Die to wafer bonding）。
• 複合整合 (Hybrid Integration)：元件各自完成後再進行整合（如 Flip-chip integration）。

4. 新興互連技術應用

• Micro LED 互連：目標用於 Chip-to-Chip 或板對板的短距離傳輸，預計 2027-2030 年成熟，追求極低能耗（< 1pJ/bit）。
• VCSEL 互連：主要應用於機櫃對機櫃 (Rack to Rack) 的高速數據交換。

5. 產業生態圈與試製平台

• 供應鏈布局：涵蓋了從 ASIC 晶片、矽光晶片設計製作、到封測與系統載板的國內外廠商。
• ITRI 試製平台：工研院建立 III-V 族積體光晶片試製平台，旨在降低廠商跨足光晶片開發的技術門檻，解決缺乏 8-12 吋半導體開放平台的問題。

6. 專利分布與技術驗證

• 專利現況：工研院在矽光子領域已布局 22 案 39 件專利，涵蓋元件、封裝、測試等核心技術。
• 驗證量測：目前已具備 224 Gb/s 的全晶圓自動化量測平台，並目標在 2027 年達成 448 Gb/s 的量測能力

交流＆中場休息

成功大學

劉全璞 教授

主題：6G 時代的先進封裝與電磁防護材料

隨著自駕車技術的快速演進，車輛不再只是交通工具，更是成為高度智慧化的移動平台。從感測器到控制單元、從通訊模組到人工智慧（AI）晶片，每一個車用模組都扮演著不可或缺的角色。而在這場技術革命中，「模組驗證」成為確保安全、穩定與可靠性的關鍵環節。

現階段車用模組驗證在AEC-Q驗證家族中分成多晶片模組Multichip Module(MCM)與光學多晶片模組Optoelectronic Multichip Module (OE-MCM)兩大類，分別參考AEC-Q104與AEC-Q102-003等規範。驗證架構則分成一般共通性驗證與特殊驗證兩個部分。由於車用模組型態種類繁多，常遇到有些測試項目的適用性。因此極需要像閎康科技以專業驗證經驗，量身訂做符合規範的驗證方案，讓車用模組快速且安心地跨入智慧駕駛新時代！

陽明交大

李佩雯 教授

主題：Material Defined Germanium Quantum-dots for High Performance Quantum Computing

The holy grail for implementing semiconductor quantum computing hardware is to take full advantage of robust CMOS manufacturing technology and operate at benign environment. Motivation to use Si/Ge quantum-dots (QDs) for implementing CMOS-integrable qubits and their charge/photon sensors is strong in light of the advanced CMOS and Si photonics technology, which allows full integration of qubits with CMOS control/readout circuitry and is beneficial to facilitate progress toward large-scale quantum computers. Remarkable achievements have been realized on Si/Ge spin qubits by forming fine metal-gates over Si/Ge or Si-MOS quantum-well structures. However, Si/Ge gate-defined spin qubit operation is limited at milli-Kelvin temperatures due to the challenge in forming sufficiently high potential barriers separating the Si/Ge QDs. On the other hand, material-defined QDs promise higher temperature operation and better immunity to quantum leakage. However, the holistic device and technology co-design of QDs, barriers, and control gates all in nm-scale is a formidable task. Another technical challenge lies in detecting minuscule signal of quantum states due to strong charge confinement wherein.
Starting with our exciting discovery of Ge spherical quantum dot (QD) formation via the peculiar and symbiotic interactions of Si, Ge and O interstitials, we have embarked on an exciting journey of vigorous exploration, creating unique configurations of self-organized Ge QDs/Si-based barrier layers. Our aim is to generate advanced Ge QD qubit and photonic devices using standard, mainstream Si processing techniques. This talk summarizes our portfolio of innovative Ge QD configurations. With emphasis on both controllability and repeatability, we have fabricated size-tunable, spherical Ge QDs that are placed at predetermined spatial locations within Si-containing layers (SiO2, Si3N4, and Si) using a coordinated combination of lithographic patterning and self-assembled growth. A significant engineering advantage of our approach is the high-temperature thermal stability of Ge QDs that are formed by thermal oxidation of poly-SiGe at 900 oC, offering process flexibility in engineering confinement barriers and nanoelectrodes for quantum electronics (qubits and single-charge sensing) as well as in waveguide-material choices and meta-surface designs for quantum photonics (light emitters and photodetectors). We have demonstrated steady-state operation of Ge-DQDs and single-hole transistors (SHTs) in few-charge regime at T > 10 K. Our Ge QD configurations also allow a myriad of integration possibilities including SiN-waveguided Ge-QD photodetectors and light-emitters for optical interconnects and few-photon detections for trapped ion qubits.

活動抽獎＆ 賦歸