線路修補技術方案與流程
在IC的設計製造流程中，研發後流片（tape-out）的產品需要做功能性的驗證，確認是否符合測試的標準，但往往會有效能的差異，甚至是功能上的缺陷，此時就必須進行設計除錯（design debug）找出問題點，進行設計的改版，重新生產，這整個流程就形成一個迴圈，越快找到問題，就能加快產品上市的時間(time to market)。隨著產品越趨複雜，重新改版新光刻板再到生產製造到有個成品出來是非常耗時的，如果能節省設計除錯（design debug）的時間，那便可以縮短整個工程品到量產的時間，而設計除錯（design debug）有許多方式，從測試、模擬、失效分析再到電路修補(circuit repair)，工程端會花費不少精力在確認問題點，以確保下次的改版產品可以達到期望的效能，其中電路修補幾乎是所有研發工程師皆會運用的手段，藉由電路修改可省略重作光刻版和初次試作的研發成本，這樣的運作模式對縮短研發到量產的時間絕對有效，同時節省大量研發費用，讓客戶的產品在研發上更具有時效性與競爭力(圖一)。本篇文章即是描述電路修補的原理與注意事項，方便研發工程師在提出電路修補的需求時，能與接件工程師進行有效且有效率的溝通。
圖一 從電路設計、產品製造、驗證、找出設計問題再到改版的流程圖，越快解決問題，就能縮短上市時間，搶得市場先機
FIB電路修補又叫做電路編輯(circuit edit)，一般簡稱FIB， 是一種針對IC上的layout進行修改而研發的一種儀器。FIB機臺有許多功能，包括應用在結構或故障分析上的區域性截面觀察與TEM樣品製備，為免混淆，還是建議在委案時說明要執行電路修補，而非單單隻說FIB。電路修補使用的機型是屬於單束(single beam)，意思是使用離子束(Ion Beam)進行離子撞擊移除表面物質當做線路切割的工具，如果要進行線路連線，則必須鍍金屬層，如鎢，將兩條以上的金屬線連線起來，此時還必須搭配W(CO)6的氣體，在經過Ga+ 離子束分解後便可達成鎢的鍍層(圖二)。
圖二 方案 1 line 1 cut 代表進行一條metal的切斷與兩條metal的連線，連線的金屬材質為鎢
電路修補的流程會先由客戶端內部討論出需要修改的位置後提供方案與製程，方案內容包含需要進行線路切割與連線的平面位置與金屬層次，並視情況決定是否需要客戶提供GDS檔案，一般來說如果從樣品表面無法清楚的辨別線路，即需要GDS進行自動巡航至正確位置，以降低執行的失敗率(圖三)，考慮到資安風險，可提供區域性GDS檔案(圖四)，樣品製作完成後如後續無需求，則執行單位會將檔案刪除。執行單位收到需求後需與委案客戶進行案件的討論與評估，提供所需工時與方案良率，必要時可就方案進行修正以提高施作的成功率，待雙方確認沒問題後即會進入執行排程中，完成後送回給客戶進行測試以驗證方案是否成功。
圖三 GDS layout與樣品表面對齊後，以座標找出正確的位置進行線路修補施作
圖四 客戶提供的GDS需包含四個角落位置以進行校正，和線路修補施作位置與層次的GDS，不會透漏客戶機密訊息
執行電路修補的過程中所需要的時間與良率都會因為樣品的製程、方案難易度、樣品資訊完整度上而有所不同，執行的手法、技術都需要時時刻刻依照當下執行的狀況實時做調整，因此依靠的不僅僅是先進的儀器裝置，還需要具有相當經驗的工程師才有辦法面對並解決各種突發狀況，進而達到客戶期望的結果。
目前線路修補除了一般從IC正面(front-side)進行以外，隨著目前製程與封裝技術的改變也提供了以下服務 :
1.Backside CKT的分析服務: 如flip-chip封裝需要從IC 晶背的位置進行電路修補，目前以5nm~28nm製程的樣品居多，此部份閎康科技配備最新的Centrios機臺，工程師資歷完整，整體良率可達90%以上(圖五)。
圖五 Backside 線路修補範例
2.N-wire外部引線: 針對需要量測的訊號以線路編輯的方式將訊號引出至IC表面，再以一般焊線將訊號引至IC腳位，如此便可在機臺上進行動態量測，有別於傳統制作十字壓點（PAD）後點針觀察示波器的方式更富彈性(圖六)。
圖六 N-wire可將晶片內部訊號引出進行量測
3.CSP去球與重新植球服務: 假設需要線路修補的位置是在錫球的下方，可以將錫球移除後執行，完成後再將錫球植回，不影響後續測試(圖七)。
圖七 錫球下執行線路修補的各階段照片
隨著工藝技術越來越先進，電路修補的難度也愈趨提高，因此在良率的維持與提升是非常關鍵的因素，也是維繫客戶的不二法門，也因此，閎康在裝置的投資以及人才培訓上都是不遺餘力的在進行，內部的技能升等與教育訓練皆按著既定的流程與時程在持續著，跟著整個半導體產業一起進步，做到精確而且準確、效率而且有效！就像閎康的創業初衷一樣，The Best R&D Partner！
