矽光電晶體輔助光計算與量子計算

李佩雯 教授團隊

陽明交通大學 電子研究所

一、矽光子技術提升經典高速計算與網路的效能與頻寬

近年來矽光子技術迅速成為提升資料運算系統效能的最佳助攻手，矽光子助力高效能運算的範疇廣泛，涵蓋基礎的實體硬體層級（physical hardware level），擴及全新的運算架構層級（architecture level）。

就現有的經典運算（classical computing）實體硬體系統而言，矽光子技術最直接的著力點是借助光訊號傳遞既「快速」又「零耗能」等本質優點，改善傳統金屬電線傳遞延遲與嚴重耗能的窘境，[1] 因此各大晶片系統設計、製造與封裝廠商等紛紛開發「光連接（optical interconnect）」技術輔助或是替代傳統的「電連接」，[2] 例如，先使用插拔式（pluggable）光收發模組，縮減電路板-電路板之間電纜線的連結長度，改善金屬在長距離、高頻寬傳輸時訊號衰減與發熱問題。現在更積極地以共封裝光學模組（Co-packaged optics, CPO）技術，將印刷電路板上的光電模組（如光接收器、光波導、光調變器、電流電壓放大器、驅動IC、交換器等元組件），共同封裝整合到單一矽晶片上，以光連結取代傳統晶片-晶片之間的銲線接合（wire bonding），[2] 未來更希望在基板上平面整合光子積體電路與電子積體電路，或是在電子積體電路的中介層（interposer）上堆疊整合光子積體電路，為了能實現高效能、低能耗的光連結，除了共封裝之外，矽光子基本實體硬體層級內的各種光學元件如：半導體雷射、鍺光偵測器、矽鍺或是氮化矽微型環光調變器、尤其是矽或是氮化矽光波導等都需做全盤的元件結構設計以及製程整合開發。

圖1｜全光直通：跳過傳統「光轉電、晶片處理、電轉光」的繁瑣步驟，讓光訊號直接對接光路。

另外在經典運算的架構層級方面，目前資料中心的網路是由多層電封包交換器（electrical packet switches）和光收發器構成的，但是傳統電封包交換器消耗大量電力，即使不斷擴充多層電封包交換器，也無法在合理的功耗下處理巨幅增長的資料流量，反之，光路交換器（optical circuit switches, OCS）無需在網路核心部署價格昂貴又高功耗的收發器（transceivers）和電交換器，因此預期可以提高容錯能力、提升頻寬、降低網路延遲、節能且可擴展資料中心網路規模，[3, 4] 2022年，Google推動光路交換的開放標準化，期盼光路交換能成為 AI 資料中心與雲端網路基礎設施的新核心技術，光路交換的核心精神是「純光域（all-optical）、零光-電-光轉換（zero O-E-O conversion）」，以光取代傳統電交換的瓶頸，實現低延遲、高效率、可程式化的資料中心網路架構。[5]

光路交換是以完全透明的模式建立直接光連接（與協定和資料速率無關），因此光路交換運作時不會產生抖動，也就免除網路中與封包緩衝區相關的擁塞問題，此外光路交換還能透過動態靈活的網路重構性（reconfiguration)，實現支持增強型網路分割和容錯移轉（failover）典範的新型網路架構，目前有多種實體底層技術可用於建構實現光路交換系統，例如：微機電系統（MEMS）[6]、液晶（liquid crystal）、壓電（piezoelectric）系統、矽光子、超穎表面（metasurface）以及各種混合組態等，各有其技術之優 / 劣勢，其中是否含有整合光功率監測（optical power monitoring, OPM）、半導體光放大器（semiconductor optical amplifiers, SOA）和可變光衰減器（variable optical attenuators, VOA）等附加功能也是未來光路交換系統技術發展的關注重點。[3] 

Google 已成功地展示微機電製作的可傾斜微鏡面（tiltable mirrors）陣列，在自由空間中將光束從一個光纖埠引導至另一個光纖埠，可支援高連接埠數（約 1000 個連接埠）且具備相對低的光學損耗，然而微機電鏡面設計對環境震動較為敏感，且需要精確的對準才能確保長期穩定的效能，最大的技術瓶頸是實體機械的切換，造成切換時間過長（約毫秒,ms），導致頻寬利用率偏低。液晶光路交換系統是直接施加電壓，操控光極化偏振（polarization）方向，引導、衰減或阻斷光路，雖然具有低驅動電壓以及可固態運作的優勢，但是需要極化偏振分集元件來操控液晶材料的極化偏振，才能處理實際環境中的光訊號，壓電光路交換器是藉由外加偏壓來調控壓電材料的變形，產生精確的物理運動，亦可實現光纖、反射鏡或耦合器的精準對準，因此壓電致動器（actuators）常用於高精度的光束偏轉或光纖對準的自動光交叉連接設計中，若進一步整合包含回饋式位置控制器，壓電光路交換系統可有極佳的精確度與重複性，可惜壓電光路交換系統的機械結構複雜，往往需要大量的致動器和精密組裝的組件。 

事實上，最近一些新興的資料搜尋的資料包未必很大，但是對於切換速度確實有極高的要求如:奈秒（ns），例如在索引鍵值資料庫（key-value store）的應用中，超過 97% 資料包約為 576 位元組或更小，以目前的傳輸速度 50 Gbps 估計，須於93奈秒（ns）以內即完成一個 576 位元組的封包傳輸，這意味著，若要實現低於 10% 的重新配置，光路交換器就須具備奈秒級的切換時間。

值得一提的是，矽光子光路交換器可以在晶片上製作次微米級（submicron）厚度的光波導來傳導光線，直接與馬赫-曾德爾干涉儀（Mach Zehnder interferometers)、環形共振器（ring resonators）以及相位移相器（phase shifters）等整合，運用熱光（thermo-optic）或電光（electro-optic）效應來控制光路的行徑，即可以在 CMOS 相容的矽光子平台上，運用成熟穩健的Si製程製作機體化的光路交換器，[7] 與上述提及微機電透鏡、壓電或是液晶光路交換器相比較（重新配置時間約msec)，矽光子光路交換器具備極短的重新配置時間以及低成本量產的優異潛力，可在奈秒(ns)時間尺度切換波長，快速地支援資料中心的動態工作負載，對於光路交換器是至關重要的，因此矽光子光路交換器技術雖然尚處在原型開發（proto-type）的階段，即已倍備受矚目，被寄予厚望可實現光路交換系統的商品化，但是在處理高連接埠數時，矽光子光路交換器仍然面臨著插入損耗（insertion loss）與串擾（cross-talk）高的技術挑戰，幸好可以整合半導體光放大器來補償這些損耗，因此可以在矽平台上製作整合的氮化矽光波導、環形共振器、相位移相器以及高效率的半導體光放大器等，都是目前開發矽光子光路的關鍵重點項目。

二、矽光促進新興光學計算

矽光子光連結除了有效地提升傳統經典運算效能之外，近年來光學計算（optical computing）也受到越來越多的關注，尤其是 2007 年 Hardy 與 Shamir 率先提出的光學導向邏輯（Directed logic），就是使用光學開關網路（optical switch network）來執行布林邏輯的新型運算架構，被視為光學計算的創新典範 [8]，光學運算的基本原理是，以電訊號或光訊號作為運算元，並控制光學開關（如微環共振器或馬赫-曾德爾干涉儀)的工作狀態，藉此引導輸入光在特定路徑與輸出埠（Port）傳播，來實現邏輯功能，理論上光學運算能夠在不同的輸出埠同時獲得某個邏輯運算及其反向運算（例如：一個埠輸出 OR，另一個埠輸出 NOR），具備極高的功率使用效率，許多種光學導向邏輯的光學邏輯閘與模組，例如及閘/反及閘（AND / NAND）、或閘/反或閘（OR / NOR）、互斥或閘/反互斥或閘（XOR / XNOR）、編碼器以及半加器等，皆已證明具有在未來高速光學計算系統的功能性潛力。  

三、矽光子促進新興量子計算

矽光子技術不僅可以改善傳統經典計算之運算速率以及增進數據中心傳輸效能，更是推動新興量子資訊與量子通訊走向商業化與規模化的核心引擎。藉由成熟的互補式金氧半導體（CMOS）製程，矽光子能夠將極其複雜的「光學元件」微縮至單一晶片上，從根本解決量子系統在可擴展性（Scalability）、穩定性與傳輸損耗上的瓶頸，可為在量子運算與量子通訊兩大領域帶來關鍵的變革，例如：氮化矽（SiN）波導與單光子偵測器整合，在同一晶片上完成產生、操控與偵測光子的完整閉環，提供量子位元技術中不可或缺的關鍵操控與讀取解方，主要是光子讀取具備快速又零接觸的本質優勢，恰恰可以攻克傳統電性讀取技術精細度不足、又具破壞性的硬傷，對於必須快速、輕柔、準確讀取又必須同時保存脆弱量子訊息狀態的保真性而言，微波甚至光學讀取技術有其利基性。

以離子阱量子位元為例，目前是透過光學桌上高孔徑值透鏡聚焦到單光子偵測器（如:光電倍增管（PMT）或是雪崩二極體（APD）），讀取離子阱量子位元（ion qubit）的量子態訊息。但是複雜的光學組件與光纖之間的對準以及機械振動 / 熱 / 電噪聲等環境擾動，會產生許多額外的雜訊源，不僅限制離子阱量子位元的讀取保真度，也極度不利於量子位元的擴充。許多頂尖研究機構與公司，積極地研發波導耦合單光子量子偵測器（waveguide coupled single-photon quantum detector），將其與離子阱晶片整合，可直接就近離子阱量子位元的量子態訊息後，再輸出給 CMOS 積體電路，進行後續的訊號處理。惟讀取離子阱量子位元的單光子偵測器與傳統光通訊或是光達使用的單光子偵測器性能需求迴異。一般而言，離子阱量子位元發射的光子波長大多是近紫外線（300–500 nm）或是可見光。單個被雷射激發的離子阱量子位元（處於亮態時)，共振螢光散射的光子數目大約在 10⁷-10⁸ photons / sec，對應的總輻射強度（瓦數）大約在10^-19 W極微弱量級。亦即單光子偵測器必須能偵測次阿托瓦（sub-aW）的光強度，優質的光電倍增管的偵測極限等效雜訊功率（NEP）約為10^-16－10^-19W√Hz級別，應可以偵測離子阱量子位元的狀態。但是，光電倍增管無法微型化，也難與離子阱量子位元晶片直接整合，需透過物鏡接收離子阱量子位元的發射光訊號。又因為受限於透鏡開口角與光學效率，光電倍增管實際每秒可測得光子數約10⁴－10⁵ photons / sec，光子計數（photon counting）以及雜訊都須提升改善，矽雪崩光電二極體雖然具有整合的可行性，但是高性能矽雪崩光電二極體等效雜訊功率約為10^-12－10^-14 W√Hz級別，解析度尚不足以讀取離子阱量子位元的輸出訊號。美國 NIST 使用自製的「超導」單光子偵測器，可以正確率超過 99.9% 讀取鈹（beryllium）離子的量子狀態，[9] 但是「超導」單光子偵測器必須在接近絕對零度的環境才可正常運作，如能以矽光子技術開發氮化矽波導耦合光偵測器，可以偵測極微弱量級的近紫外光，且可以在低溫約 10K 穩定運作，預期可以大幅提升離子阱量子位元的讀取保真性以及擴充性。

四、矽光子促進新興量子資訊或量子通訊

目前新興量子通訊的密碼顯學 - 量子金鑰分發（quantum key distribution, QKD)，需要將所有的硬體設備晶片化，部署於現有的光纖網絡中，此時矽光子技術就展現利基性以及極高的經濟與技術價值，透過矽光子整合，可以將光源、調變器與衰減器縮小至手機晶片大小，讓量子加密模組能直接嵌入伺服器或智慧終端，矽光子技術也可以支援傳統電信的 1550 nm（C-band）波段，這意味著由晶片產生的量子訊號可以直接進入現有的商用光纖骨幹網路，大幅降低建置成本。儘管前景看好，矽光子在量子領域要發揮效力，仍需克服以光學損耗（量子態非常脆弱），晶片波導的粗糙度或耦合介面的損耗都可能導致光子遺失（Decoherence）以及低溫環境相容性的挑戰（高效單光子偵測器通常需要在接近絕對零度（如 T = 4K 以下）運作，如何在極低溫下維持矽晶片主動元件的操縱效能是一大考驗）。

五、量子點協助矽光子積體電路之核心關鍵元件

矽光子積體光路（Photonic integrated circuits, PICs）因具備零接觸、低能耗以及光訊號處理低延遲等先天本質優勢，已經推動原本運算速度停滯不前的經典運算（classical computing）處理器，火速地奔向高運算效能與能源使用效率標的，更開啟了多元功能性光子光路或是系統的創新革命，然而綜觀矽光子積體光路三十年的演進史中，雖然各種光學元件的性能以及功能擴充性已大幅提升，但是始終缺乏可以與電子積體電路（Electronic integrated circuits, EICs）關鍵核心積木「電晶體（transistor）」相匹敵的光電晶體或是等效光學元件。 [10]

一般而言，電晶體通常是三端（three-terminal)或是四端（four-terminal）電極的元件，在各個端點施予偏壓，透過不同端點的偏壓組合，電晶體會有多種操作模態，且可以彈性地切換（switchable operation modes），因此電晶體在電子積體電路中提供多元且靈活的功能性（functionality)，例如 (1) 開關（switches）：開啟或是關閉電晶體的導通電流、 (2) 放大器（amplifiers)：放大輸出電流、電壓、或是功率， (3) 可變阻抗、 (4) 可變電容…等，電晶體既可以作為數位運算（（開關、邏輯閘、記憶體）又可以處理類比訊號（放大器）等，只要使用單一個電晶體結構，施加不同的偏壓組合，即可以實現多元功能性的電子元件，是製作高擴充性、高堆積密度、高製程良率、低成本電子積體電路的重要基石，這也是電子體發明 100 周年（FET 100），仍然持續發光發熱，影響無遠弗屆的主因。

反觀光子光路的關鍵元件包含：雷射、光波導、光調變器、光偵測器、耦合器、開關、共振器及光放大器等，每個光子元件使用的主要材料與元件架構皆不相同，大大提高設計與製造可編程（programmable）矽光子積體光路的製程整合複雜性與擴充性等技術挑戰，也是可程式設計矽光子積體電路的主要路礙，此外採用先進CMOS製程技術固然可以大幅微縮矽光子元件的幾何大小至奈米級別，但是傳統光繞射的物理極限才是嚴重地制約光子元件空間解析能力的主要路障。近年來，超穎表面（meta-surface）技術儼然成為量子光子的顯學，為突破傳統繞射光學元件的物理限制提出解方。[11, 12] 超穎表面科學引進新穎的共振概念，為設計緊湊小巧（compact）、寬頻、高速、減薄厚度的光學元件提供了設計的平台。運用次波長（sub-l）奈米結構，佐以低損耗共振介電結構，可以充分發揮超穎光學在量子領域應用的潛力，例如: 量子光源（單光子源、雙光子源、多光子源）、量子光偵測（單光子偵測器）、以及量子光操控等。

本文研究團隊運用 CMOS 製程技術製作鍺量子點，在 SOI 或是氮化矽平台上開發氮化矽波導耦合鍺量子點 PIN 光偵測二極體以及鍺量子點光電晶體，期盼可以突破傳統塊材或是經典光學元件的製程以及設計瓶頸。本實驗團隊於 2018 年率先報導創紀錄的高偵測度（Detectivity：6×10¹²cmÖHz/W）的鍺量子點光電晶體，如圖 2 所示。[13]

我們更進一步在 2022 年旗艦型 IEDM 國際會議中報導 [14] ，單石整合的氮化矽波導（含：光柵耦合器與波導錐）、鍺量子點微型碟光源以及光子偵測器等元件，可以供近紫外—可見光的離子阱感測應用，如圖 3 所示。
 

雖然量子點光電元件確實展示極佳的功能性，但是量子點的面積填充因子（area fill factor）小、尚需透過垂直堆疊多層數且幾何形貌與直徑均勻的量子點陣列，以提高雷射光源的輸出功率與改善熱穩定性，或是擴大量子點光偵測器的吸光區域與增進量子效率，更需要熱穩定性高的量子點陣列，可與後續氮化矽光波導垂直整合，提升製程穩定性以及擴充性。

在2026 年，本團隊更率先提出製作三維堆疊鍺量子點 / 矽-氮化矽奈米共振腔的光偵測器 [15]，運用鍺量子點與矽奈米柱共振腔之間的米氏共振效應增強鍺量子點與矽奈米柱的表面拉曼散射（surface enhanced Raman scattering, SERS），如圖 4 所示，[16] 我們更進一步展示氮化矽微型盤內含堆疊鍺量子點矽奈米柱陣列的回音壁共振模態徑向發光以及自供電（self-powered）鍺量子點光偵測器，如圖 5 所示。

我們所開發的鍺量子點製作技術，係直接運用 CMOS 製程技術，具有極佳的製程掌控性以及元件設計的工程化優勢，可以直接製作量子位元、單電子電晶體與光電晶體等，具有實用與產業化之可行性，有助於開拓量子計算、光連結等技術。

References
[1] S. Shekhar, W. Bogaerts, L. Chrostowski, L. et al. “Roadmapping the next generation of silicon photonics,” Nature Communications, vol. 15, 751 (2024)
[2] Y. J. Mii, “Semiconductor industry outlook and new technology frontiers,” IEDM Tech. Digest, 1.1, Dec. 2024.
[3] Xuwei Xue and Nicola Calabretta, “Nanosecond optical switching and control system for data center networks,” NATURE COMMUNICATIONS, vol. 13, 2257 (2022) 
[4] C. Kachris and I. Tomkos, “Power consumption evaluation of all-optical data center networks” Clust. Comput. 16, 611–623 (2013).
[5] L. Poutievski et al.,” Jupiter evolving: transforming google's datacenter network via optical circuit switches and software-defined networking,” Proceedings of the ACM SIGCOMM 2022 Conference, Pages 66 – 85
[6] M. Yano, F. Yamagishi, and T. Tsuda, “Optical MEMS for photonic switching-compact and stable optical crossconnect switches for simple, fast, and flexible wavelength applications in recent photonic networks,” IEEE J. Sel. Top. Quantum Electron. 11, 383–394 (2005) 
[7] “Optical switching in next generation data centers,” edited by Francesco Testa and Lorenzo Pavesi, Springer (2018)
[8] J. Hardy and J. Shamir,”Optics inspired logic architecture,” Optics Express, vol. 15, no. 1, pp. 150-165 (2007)
[9] S. L. Todaro et al., “State readout of a trapped ion qubit using a trap-integrated superconducting photon detector” Phys. Rev. Lett. 126, 010501 (2021)4
[10] David A. B. Miller, “Are optical transistors the logical next step?” Nature Photonics, vol.4, pp.35 (2010)
[11] J. Zhang and Y. Kivshar, APL Quantum, 1, 020902 (2024)
[12] V. Babicheva and A. Evlyukhin, Adv. Optics & Photonics, 16, 539-658 (2024)
[13] P. H. Liao, M. H. Kuo, C. W. Tien, Y. L. Chang, P. Y. Hong, T. George, H. C. Lin, and P. W. Li, “Self-organized gate stack of Ge nanosphere/SiO2/Si1-xGex enables Ge-based monolithically-integrated electronics and photonics on Si platform,” VLSI Tech. Dig., pp.157-158, June 2018
[14] C. H. Lin, P. Y. Hong, B. J. Lee, H. C. Lin, T. George, and P. W. Li, “Monolithic integration of top Si3N4-waveguided germanium quantum-Dots microdisk light emitters and PIN photodetectors for on-chip ultrafine sensing,” IEDM Tech. Dig. pp. 451454, Dec. 2022.
[15] Shih-Hsiang Yang, Maria Isabel Alonso, Horng-Chih Lin and Pei-Wen Li, “Mie-mediated edge-enhanced Raman scattering of vertically-stacking Ge quantum-dots/Si-SiN array for enhancing photoluminescence and photodetection,” Scientific Reports, vol. 16, 6061 (2026)
[16]Shih-Hsiang Yang, Maria Isabel Alonso, Horng-Chih Lin and Pei-Wen Li, “Probing Mie scattering effect of Si-embedded Ge spherical QDs array using Raman analysis,” Nanoscale, vol. 18, 4104 – 4110 (2026).